fenpin.v

来自「次代码利用verilog HDL来描述的」· Verilog 代码 · 共 9 行

module fenpin(clk,clk2);
input clk;
output clk2;
reg clk2;

always@(negedge clk)
  clk2<=~clk2;

endmodule