top.fit.summary

来自「次代码利用verilog HDL来描述的」· SUMMARY 代码 · 共 11 行

SUMMARY
11 行
字号 
Fitter Status : Successful - Tue Apr 07 16:57:56 2009
Quartus II Version : 7.0 Build 33 02/05/2007 SJ Web Edition
Revision Name : top
Top-level Entity Name : top
Family : FLEX10K
Device : EPF10K10TC144-4
Timing Models : Final
Total logic elements : 12 / 576 ( 2 % )
Total pins : 2 / 102 ( 2 % )
Total memory bits : 0 / 6,144 ( 0 % )

top.fit.summary - 源码说明

本页面展示了「次代码利用verilog HDL来描述的」中的 top.fit.summary 源码文件，采用 SUMMARY 编程语言编写，共 11 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与Verilog HDL相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?