romsine2.v

verilog编写的16qam调制程序

module romsine2(addr, data);
    input[3:0]	addr;		// address input
    output[7:0]	data;		// data output

    reg[7:0]		rom[0:10];		// memory variable

    initial	$readmemh("sin10.dat",rom);

    assign	data = rom[addr];
endmodule