lcd_control.fit.rpt

用FPGA设计12832中文液晶控制器,采用状态机的方式

; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 229 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 229 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                         ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Partition Name       ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents             ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Top                  ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                      ;
; sld_hub:sld_hub_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                   ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name       ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Top                  ; 121     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst ; 108     ; 0                 ; N/A                     ; Source File       ;
+----------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/电子信息工程/4我的专业课程/可编程逻辑器件实验/13液晶显示屏LCD接口设计/LCD_Control.pin.


+-------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                         ;
+---------------------------------------------+---------------------------------------------------------+
; Resource                                    ; Usage                                                   ;
+---------------------------------------------+---------------------------------------------------------+
; Total logic elements                        ; 192 / 12,060 ( 2 % )                                    ;
;     -- Combinational with no register       ; 73                                                      ;
;     -- Register only                        ; 12                                                      ;
;     -- Combinational with a register        ; 107                                                     ;
;                                             ;                                                         ;
; Logic element usage by number of LUT inputs ;                                                         ;
;     -- 4 input functions                    ; 65                                                      ;
;     -- 3 input functions                    ; 47                                                      ;
;     -- 2 input functions                    ; 58                                                      ;
;     -- 1 input functions                    ; 7                                                       ;
;     -- 0 input functions                    ; 3                                                       ;
;                                             ;                                                         ;
; Logic elements by mode                      ;                                                         ;
;     -- normal mode                          ; 164                                                     ;
;     -- arithmetic mode                      ; 28                                                      ;
;     -- qfbk mode                            ; 9                                                       ;
;     -- register cascade mode                ; 0                                                       ;
;     -- synchronous clear/load mode          ; 45                                                      ;
;     -- asynchronous clear/load mode         ; 70                                                      ;
;                                             ;                                                         ;
; Total registers                             ; 119 / 12,567 ( < 1 % )                                  ;
; Total LABs                                  ; 25 / 1,206 ( 2 % )                                      ;
; Logic elements in carry chains              ; 33                                                      ;
; User inserted logic elements                ; 0                                                       ;
; Virtual pins                                ; 0                                                       ;
; I/O pins                                    ; 17 / 173 ( 10 % )                                       ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                          ;
; Global signals                              ; 8                                                       ;
; M4Ks                                        ; 1 / 52 ( 2 % )                                          ;
; Total memory bits                           ; 256 / 239,616 ( < 1 % )                                 ;
; Total RAM block bits                        ; 4,608 / 239,616 ( 2 % )                                 ;
; PLLs                                        ; 0 / 2 ( 0 % )                                           ;
; Global clocks                               ; 8 / 8 ( 100 % )                                         ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                         ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                            ;
; Peak interconnect usage (total/H/V)         ; 1% / 2% / 2%                                            ;
; Maximum fan-out node                        ; altera_internal_jtag~TDO                                ;
; Maximum fan-out                             ; 128                                                     ;