cnt_up_down.vhd

来自「It s a counter which count to up, when o」· VHDL 代码 · 共 24 行

---------------------------------------------  Licznik binarny,  dwukierunkowy
--
-- Licznik binarny, dwukierunkowy, bez zerowania RESET. Warto滄 pocz箃kowa po 
-- w彻czeniu napi阠ia zasilania to stan 00000000. Licznik po osi筭ni阠iu stanu
-- FFhex odlicza w d蟪 do warto渃i 0
------------------------------------------------------------------------------
library ieee;                                                   
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all; 

entity counter is  -----------------------------------------------------------
generic ( NBit : positive  := 8 ); 
port (
       clk: in std_logic;                                            --  zegar
       q:   out std_logic_vector(NBit-1 downto 0)                  --  licznik
              := ( others => '0')      -- stan licznika po w彻czeniu zasilania
     );
end counter ;

architecture counter_arch of counter  is -------------------------------------

begin

   process(clk)             --------------  proces czeka na zmian