demo.hier_info

基于FPGA的uart源代码

|serialout
clk => tdempty~reg0.CLK
clk => qinbuf[0].CLK
clk => qinbuf[1].CLK
clk => qinbuf[2].CLK
clk => qinbuf[3].CLK
clk => qinbuf[4].CLK
clk => qinbuf[5].CLK
clk => qinbuf[6].CLK
clk => qinbuf[7].CLK
clk => xbitcnt[0].CLK
clk => xbitcnt[1].CLK
clk => xbitcnt[2].CLK
clk => xbitcnt[3].CLK
clk => xbitcnt[4].CLK
clk => xbitcnt[5].CLK
clk => xbitcnt[6].CLK
clk => xbitcnt[7].CLK
clk => xbitcnt[8].CLK
clk => xbitcnt[9].CLK
clk => xbitcnt[10].CLK
clk => xbitcnt[11].CLK
clk => xbitcnt[12].CLK
clk => xbitcnt[13].CLK
clk => xbitcnt[14].CLK
clk => xbitcnt[15].CLK
clk => xbitcnt[16].CLK
clk => xbitcnt[17].CLK
clk => xbitcnt[18].CLK
clk => xbitcnt[19].CLK
clk => xbitcnt[20].CLK
clk => xbitcnt[21].CLK
clk => xbitcnt[22].CLK
clk => xbitcnt[23].CLK
clk => xbitcnt[24].CLK
clk => xbitcnt[25].CLK
clk => xbitcnt[26].CLK
clk => xbitcnt[27].CLK
clk => xbitcnt[28].CLK
clk => xbitcnt[29].CLK
clk => xbitcnt[30].CLK
clk => xbitcnt[31].CLK
clk => xcnt[0].CLK
clk => xcnt[1].CLK
clk => xcnt[2].CLK
clk => xcnt[3].CLK
clk => txds.CLK
clk => state~4.IN1
wr => Selector1.IN3
wr => qinbuf~0.OUTPUTSELECT
wr => qinbuf~1.OUTPUTSELECT
wr => qinbuf~2.OUTPUTSELECT
wr => qinbuf~3.OUTPUTSELECT
wr => qinbuf~4.OUTPUTSELECT
wr => qinbuf~5.OUTPUTSELECT
wr => qinbuf~6.OUTPUTSELECT
wr => qinbuf~7.OUTPUTSELECT
wr => Selector0.IN1
qin[0] => qinbuf~7.DATAB
qin[1] => qinbuf~6.DATAB
qin[2] => qinbuf~5.DATAB
qin[3] => qinbuf~4.DATAB
qin[4] => qinbuf~3.DATAB
qin[5] => qinbuf~2.DATAB
qin[6] => qinbuf~1.DATAB
qin[7] => qinbuf~0.DATAB
tdempty <= tdempty~reg0.DB_MAX_OUTPUT_PORT_TYPE
txd <= txds.DB_MAX_OUTPUT_PORT_TYPE