dvf.hier_info

基于Quartus II的数控分频器的项目设计

|DVF
CLK => \P_CONT:CNT8[7].CLK
CLK => \P_CONT:CNT8[6].CLK
CLK => \P_CONT:CNT8[5].CLK
CLK => \P_CONT:CNT8[4].CLK
CLK => \P_CONT:CNT8[3].CLK
CLK => \P_CONT:CNT8[2].CLK
CLK => \P_CONT:CNT8[1].CLK
CLK => \P_CONT:CNT8[0].CLK
CLK => FULL.CLK
D[0] => CNT8~7.DATAB
D[1] => CNT8~6.DATAB
D[2] => CNT8~5.DATAB
D[3] => CNT8~4.DATAB
D[4] => CNT8~3.DATAB
D[5] => CNT8~2.DATAB
D[6] => CNT8~1.DATAB
D[7] => CNT8~0.DATAB
FOUT <= FOUT~reg0.DB_MAX_OUTPUT_PORT_TYPE