_primary.vhd

简弘伦：Verilog HDL IC设计核心技术实例详解 源代码,更新版本

library verilog;
use verilog.vl_types.all;
entity top is
end top;