⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 irda.fit.rpt

📁 在FPGA上开发红外传输接口
💻 RPT
📖 第 1 页 / 共 3 页
字号:
; tx_carrier~1                                                                    ; 1       ;
; carry~53                                                                        ; 1       ;
; s_carry~206                                                                     ; 1       ;
; lpm_counter:pulse_cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 1       ;
; keyin                                                                           ; 1       ;
; lpm_counter:slow_cnt_rtl_2|alt_counter_f10ke:wysi_counter|q[23]                 ; 1       ;
; s_carry~208                                                                     ; 1       ;
; s_carry~198                                                                     ; 1       ;
; carry~54                                                                        ; 1       ;
; lpm_counter:pulse_cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 1       ;
; led1~0                                                                          ; 1       ;
; s_carry~199                                                                     ; 1       ;
; ir_rx                                                                           ; 1       ;
+---------------------------------------------------------------------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 206            ;
; 1                        ; 0              ;
; 2                        ; 2              ;
; 3                        ; 1              ;
; 4                        ; 1              ;
; 5                        ; 0              ;
; 6                        ; 2              ;
; 7                        ; 1              ;
; 8                        ; 3              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 212            ;
; 1                           ; 0              ;
; 2                           ; 1              ;
; 3                           ; 0              ;
; 4                           ; 2              ;
; 5                           ; 0              ;
; 6                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 206            ;
; 1                          ; 0              ;
; 2                          ; 6              ;
; 3                          ; 1              ;
; 4                          ; 1              ;
; 5                          ; 0              ;
; 6                          ; 0              ;
; 7                          ; 0              ;
; 8                          ; 1              ;
; 9                          ; 0              ;
; 10                         ; 0              ;
; 11                         ; 0              ;
; 12                         ; 0              ;
; 13                         ; 0              ;
; 14                         ; 0              ;
; 15                         ; 0              ;
; 16                         ; 0              ;
; 17                         ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+------------------------------------------------------------------------------------------
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  2 / 144 ( 1 % )   ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
;  B    ;  0 / 144 ( 0 % )   ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
;  C    ;  0 / 144 ( 0 % )   ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
;  D    ;  32 / 144 ( 22 % ) ;  1 / 72 ( 1 % )             ;  0 / 72 ( 0 % )              ;
;  E    ;  0 / 144 ( 0 % )   ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
;  F    ;  0 / 144 ( 0 % )   ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
; Total ;  34 / 864 ( 3 % )  ;  1 / 432 ( < 1 % )          ;  0 / 432 ( 0 % )             ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-----------------------------
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  1 / 24 ( 4 % )    ;
; 2     ;  0 / 24 ( 0 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  0 / 24 ( 0 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  0 / 24 ( 0 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  0 / 24 ( 0 % )    ;
; 13    ;  1 / 24 ( 4 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  0 / 24 ( 0 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  1 / 24 ( 4 % )    ;
; 19    ;  0 / 24 ( 0 % )    ;
; 20    ;  2 / 24 ( 8 % )    ;
; 21    ;  0 / 24 ( 0 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  0 / 24 ( 0 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; 25    ;  0 / 24 ( 0 % )    ;
; 26    ;  0 / 24 ( 0 % )    ;
; 27    ;  0 / 24 ( 0 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  0 / 24 ( 0 % )    ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  0 / 24 ( 0 % )    ;
; 32    ;  0 / 24 ( 0 % )    ;
; 33    ;  0 / 24 ( 0 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  0 / 24 ( 0 % )    ;
; 36    ;  0 / 24 ( 0 % )    ;
; Total ;  5 / 864 ( < 1 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+----------------------------
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+---------------------------------------------------+
; Fitter Resource Usage Summary                     ;
+----------------------------------------------------
; Resource                     ; Usage              ;
+------------------------------+--------------------+
; Logic cells                  ; 54 / 1,728 ( 3 % ) ;
; Registers                    ; 39 / 1,728 ( 2 % ) ;
; Logic cells in carry chains  ; 37                 ;
; User inserted logic cells    ; 0                  ;
; I/O pins                     ; 7 / 147 ( 4 % )    ;
;     -- Clock pins            ; 0                  ;
;     -- Dedicated input pins  ; 0 / 4 ( 0 % )      ;
; Global signals               ; 1                  ;
; EABs                         ; 0 / 6 ( 0 % )      ;
; Total memory bits            ; 0 / 24,576 ( 0 % ) ;
; Total RAM block bits         ; 0 / 24,576 ( 0 % ) ;
; Maximum fan-out node         ; rst                ;
; Maximum fan-out              ; 39                 ;
; Total fan-out                ; 204                ;
; Average fan-out              ; 3.34               ;
+------------------------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node             ; Logic Cells ; Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                              ;
+----------------------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------+
; |irda                                  ; 54 (17)     ; 39        ; 0           ; 7    ; 15 (15)      ; 2 (2)             ; 37 (0)           ; 37 (0)          ; |irda                                                            ;
;    |lpm_counter:cnt_rtl_1|             ; 9 (0)       ; 9         ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |irda|lpm_counter:cnt_rtl_1                                      ;
;       |alt_counter_f10ke:wysi_counter| ; 9 (9)       ; 9         ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |irda|lpm_counter:cnt_rtl_1|alt_counter_f10ke:wysi_counter       ;
;    |lpm_counter:pulse_cnt_rtl_0|       ; 4 (0)       ; 4         ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |irda|lpm_counter:pulse_cnt_rtl_0                                ;
;       |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4         ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |irda|lpm_counter:pulse_cnt_rtl_0|alt_counter_f10ke:wysi_counter ;
;    |lpm_counter:slow_cnt_rtl_2|        ; 24 (0)      ; 24        ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 24 (0)           ; 24 (0)          ; |irda|lpm_counter:slow_cnt_rtl_2                                 ;
;       |alt_counter_f10ke:wysi_counter| ; 24 (24)     ; 24        ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 24 (24)          ; 24 (24)         ; |irda|lpm_counter:slow_cnt_rtl_2|alt_counter_f10ke:wysi_counter  ;
+----------------------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------+


+--------------------------------+
; Delay Chain Summary            ;
+---------------------------------
; Name  ; Pin Type ; Pad to Core ;
+-------+----------+-------------+
; keyin ; Input    ; ON          ;
; ir_rx ; Input    ; ON          ;
; rst   ; Input    ; ON          ;
; clk   ; Input    ; OFF         ;
; ir_tx ; Output   ; OFF         ;
; led   ; Output   ; OFF         ;
; led1  ; Output   ; OFF         ;
+-------+----------+-------------+


+---------------+
; Pin-Out File  ;
+---------------+
The pin-out file can be found in F:/work/irda/irda.pin.


+------------------+
; Fitter Messages  ;
+------------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.0 Build 214 3/25/2004 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Jun 05 17:42:48 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off irda -c irda
Info: Selected device EP1K30QC208-3 for design irda
Info: Timing requirements not specified -- optimizing all clocks equally to maximize operation frequency
Info: Inserted 2 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Sun Jun 05 2005 at 17:42:50
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Sun Jun 05 17:42:54 2005
    Info: Elapsed time: 00:00:06


⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -