fred.hier_info

用FPGA仿真实现数控分频器

|fred
clk => dats[0].CLK
clk => dats[1].CLK
clk => dats[2].CLK
clk => dats[3].CLK
clk => fout~reg0.CLK
num[0] => Equal0.IN3
num[1] => Equal0.IN2
num[2] => Equal0.IN1
num[3] => Equal0.IN0
fout <= fout~reg0.DB_MAX_OUTPUT_PORT_TYPE