gray.hier_info

基于FPGA编写的VHDL语言

|gray
clk => new_q[4].CLK
clk => new_q[3].CLK
clk => new_q[2].CLK
clk => new_q[1].CLK
clk => new_q[0].CLK
en => new_q[0].ENA
en => new_q[1].ENA
en => new_q[2].ENA
en => new_q[3].ENA
en => new_q[4].ENA
q[0] <= new_q[0].DB_MAX_OUTPUT_PORT_TYPE
q[1] <= new_q[1].DB_MAX_OUTPUT_PORT_TYPE
q[2] <= new_q[2].DB_MAX_OUTPUT_PORT_TYPE
q[3] <= new_q[3].DB_MAX_OUTPUT_PORT_TYPE
q[4] <= new_q[4].DB_MAX_OUTPUT_PORT_TYPE