📄 uart_regs.fit.rpt
字号:
Fitter report for uart_regs
Fri Jan 14 21:03:29 2005
Version 4.0 Build 190 1/28/2004 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Analyze I/O Assignments Summary
3. Floorplan View
4. Pin-Out File
5. Input Pins
6. Output Pins
7. I/O Bank Usage
8. All Package Pins
9. Output Pin Load For Reported TCO
10. Fitter Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any megafunction design, and related netlist (encrypted or decrypted),
support information, device programming or simulation file, and any other
associated documentation or information provided by Altera or a partner
under Altera's Megafunction Partnership Program may be used only
to program PLD devices (but not masked PLD devices) from Altera. Any
other use of such megafunction design, netlist, support information,
device programming or simulation file, or any other related documentation
or information is prohibited for any other purpose, including, but not
limited to modification, reverse engineering, de-compiling, or use with
any other silicon devices, unless such use is explicitly licensed under
a separate agreement with Altera or a megafunction partner. Title to the
intellectual property, including patents, copyrights, trademarks, trade
secrets, or maskworks, embodied in any such megafunction design, netlist,
support information, device programming or simulation file, or any other
related documentation or information provided by Altera or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.
+------------------------------------------------------------------------+
; Analyze I/O Assignments Summary ;
+--------------------------------+---------------------------------------+
; Analyze I/O Assignments Status ; Successful - Fri Jan 14 21:03:29 2005 ;
; Revision Name ; uart_regs ;
; Top-level Entity Name ; uart_regs ;
; Family ; Stratix ;
; Device ; EP1S10B672C6 ;
; Total pins ; 27 / 346 ( 7 % ) ;
; Total PLLs ; 0 / 6 ( 0 % ) ;
; Total DLLs ; 0 / 2 ( 0 % ) ;
+--------------------------------+---------------------------------------+
+-----------------+
; Floorplan View ;
+-----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.
+---------------+
; Pin-Out File ;
+---------------+
The pin-out file can be found in F:/Quartus/Example-b3-1/uart_regs/dev/uart_regs.pin.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk ; A15 ; 4 ; 29 ; 31 ; 1 ; 175 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; mc_cs3 ; A6 ; 3 ; 7 ; 31 ; 3 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; srx_pad_i ; A17 ; 4 ; 36 ; 31 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_addr_i[0] ; A20 ; 4 ; 46 ; 31 ; 2 ; 24 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_addr_i[1] ; A21 ; 4 ; 48 ; 31 ; 3 ; 23 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_addr_i[2] ; A24 ; 4 ; 50 ; 31 ; 5 ; 23 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_dat_i[0] ; AA1 ; 1 ; 0 ; 3 ; 3 ; 6 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_dat_i[1] ; AA2 ; 1 ; 0 ; 3 ; 2 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_dat_i[2] ; AA3 ; 1 ; 0 ; 3 ; 1 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_dat_i[3] ; AA26 ; 6 ; 53 ; 3 ; 3 ; 6 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_dat_i[4] ; AA5 ; 1 ; 0 ; 4 ; 1 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_dat_i[5] ; AA4 ; 1 ; 0 ; 3 ; 0 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_dat_i[6] ; AA6 ; 1 ; 0 ; 4 ; 0 ; 6 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_dat_i[7] ; AA8 ; 8 ; 9 ; 0 ; 2 ; 6 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_re_i ; AE15 ; 7 ; 29 ; 0 ; 1 ; 3 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_rst_i ; N6 ; 2 ; 0 ; 21 ; 2 ; 172 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; wb_we_i ; N3 ; 2 ; 0 ; 19 ; 3 ; 43 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; Turbo Bit ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+-----------+--------------+------------------+-------------+----------------------+
; int_o ; A5 ; 3 ; 5 ; 31 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; Default ; Off ; User ;
; stx_pad_o ; A19 ; 4 ; 44 ; 31 ; 4 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; Default ; Off ; User ;
; wb_dat_o[0] ; AB16 ; 7 ; 33 ; 0 ; 5 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; Default ; Off ; User ;
; wb_dat_o[1] ; AB17 ; 7 ; 41 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; Default ; Off ; User ;
; wb_dat_o[2] ; AB19 ; 7 ; 44 ; 0 ; 4 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; Default ; Off ; User ;
; wb_dat_o[3] ; AB14 ; 11 ; 25 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; Default ; Off ; User ;
; wb_dat_o[4] ; AB20 ; 7 ; 46 ; 0 ; 4 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; Default ; Off ; User ;
; wb_dat_o[5] ; AB21 ; 7 ; 52 ; 0 ; 4 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; Default ; Off ; User ;
; wb_dat_o[6] ; AB23 ; 6 ; 53 ; 2 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; Default ; Off ; User ;
; wb_dat_o[7] ; AB24 ; 6 ; 53 ; 2 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; Default ; Off ; User ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -