dds.hier_info

利用EDA硬件描述语言来实现DDS功能

|dds
k[0] => sum32:u0.k[0]
k[1] => sum32:u0.k[1]
k[2] => sum32:u0.k[2]
k[3] => sum32:u0.k[3]
k[4] => sum32:u0.k[4]
k[5] => sum32:u0.k[5]
k[6] => sum32:u0.k[6]
k[7] => sum32:u0.k[7]
k[8] => sum32:u0.k[8]
k[9] => sum32:u0.k[9]
k[10] => sum32:u0.k[10]
k[11] => sum32:u0.k[11]
k[12] => sum32:u0.k[12]
k[13] => sum32:u0.k[13]
k[14] => sum32:u0.k[14]
k[15] => sum32:u0.k[15]
k[16] => sum32:u0.k[16]
k[17] => sum32:u0.k[17]
k[18] => sum32:u0.k[18]
k[19] => sum32:u0.k[19]
k[20] => sum32:u0.k[20]
k[21] => sum32:u0.k[21]
k[22] => sum32:u0.k[22]
k[23] => sum32:u0.k[23]
k[24] => sum32:u0.k[24]
k[25] => sum32:u0.k[25]
k[26] => sum32:u0.k[26]
k[27] => sum32:u0.k[27]
k[28] => sum32:u0.k[28]
k[29] => sum32:u0.k[29]
k[30] => sum32:u0.k[30]
k[31] => sum32:u0.k[31]
n[0] => adder32:u2.n[0]
n[1] => adder32:u2.n[1]
n[2] => adder32:u2.n[2]
n[3] => adder32:u2.n[3]
n[4] => adder32:u2.n[4]
n[5] => adder32:u2.n[5]
n[6] => adder32:u2.n[6]
n[7] => adder32:u2.n[7]
n[8] => adder32:u2.n[8]
n[9] => adder32:u2.n[9]
n[10] => adder32:u2.n[10]
n[11] => adder32:u2.n[11]
n[12] => adder32:u2.n[12]
n[13] => adder32:u2.n[13]
n[14] => adder32:u2.n[14]
n[15] => adder32:u2.n[15]
n[16] => adder32:u2.n[16]
n[17] => adder32:u2.n[17]
n[18] => adder32:u2.n[18]
n[19] => adder32:u2.n[19]
n[20] => adder32:u2.n[20]
n[21] => adder32:u2.n[21]
n[22] => adder32:u2.n[22]
n[23] => adder32:u2.n[23]
n[24] => adder32:u2.n[24]
n[25] => adder32:u2.n[25]
n[26] => adder32:u2.n[26]
n[27] => adder32:u2.n[27]
n[28] => adder32:u2.n[28]
n[29] => adder32:u2.n[29]
n[30] => adder32:u2.n[30]
n[31] => adder32:u2.n[31]
clk => reg2:u3.clk
clk => adder32:u2.clk
clk => reg1:u1.clk
clk => sum32:u0.clk
en => adder32:u2.en
en => sum32:u0.en
reset => sum32:u0.reset
p[0] <= reg2:u3.p[0]
p[1] <= reg2:u3.p[1]
p[2] <= reg2:u3.p[2]
p[3] <= reg2:u3.p[3]
p[4] <= reg2:u3.p[4]
p[5] <= reg2:u3.p[5]
p[6] <= reg2:u3.p[6]
p[7] <= reg2:u3.p[7]
p[8] <= reg2:u3.p[8]
p[9] <= reg2:u3.p[9]
p[10] <= reg2:u3.p[10]
p[11] <= reg2:u3.p[11]
p[12] <= reg2:u3.p[12]
p[13] <= reg2:u3.p[13]
p[14] <= reg2:u3.p[14]
p[15] <= reg2:u3.p[15]
p[16] <= reg2:u3.p[16]
p[17] <= reg2:u3.p[17]
p[18] <= reg2:u3.p[18]
p[19] <= reg2:u3.p[19]
p[20] <= reg2:u3.p[20]
p[21] <= reg2:u3.p[21]
p[22] <= reg2:u3.p[22]
p[23] <= reg2:u3.p[23]
p[24] <= reg2:u3.p[24]
p[25] <= reg2:u3.p[25]
p[26] <= reg2:u3.p[26]
p[27] <= reg2:u3.p[27]
p[28] <= reg2:u3.p[28]
p[29] <= reg2:u3.p[29]
p[30] <= reg2:u3.p[30]
p[31] <= reg2:u3.p[31]


|dds|sum32:u0
k[0] => Add0.IN32
k[1] => Add0.IN31
k[2] => Add0.IN30
k[3] => Add0.IN29
k[4] => Add0.IN28
k[5] => Add0.IN27
k[6] => Add0.IN26
k[7] => Add0.IN25
k[8] => Add0.IN24
k[9] => Add0.IN23
k[10] => Add0.IN22
k[11] => Add0.IN21
k[12] => Add0.IN20
k[13] => Add0.IN19
k[14] => Add0.IN18
k[15] => Add0.IN17
k[16] => Add0.IN16
k[17] => Add0.IN15
k[18] => Add0.IN14
k[19] => Add0.IN13
k[20] => Add0.IN12
k[21] => Add0.IN11
k[22] => Add0.IN10
k[23] => Add0.IN9
k[24] => Add0.IN8
k[25] => Add0.IN7
k[26] => Add0.IN6
k[27] => Add0.IN5
k[28] => Add0.IN4
k[29] => Add0.IN3
k[30] => Add0.IN2
k[31] => Add0.IN1
clk => temp[0].CLK
clk => temp[1].CLK
clk => temp[2].CLK
clk => temp[3].CLK
clk => temp[4].CLK
clk => temp[5].CLK
clk => temp[6].CLK
clk => temp[7].CLK
clk => temp[8].CLK
clk => temp[9].CLK
clk => temp[10].CLK
clk => temp[11].CLK
clk => temp[12].CLK
clk => temp[13].CLK
clk => temp[14].CLK
clk => temp[15].CLK
clk => temp[16].CLK
clk => temp[17].CLK
clk => temp[18].CLK
clk => temp[19].CLK
clk => temp[20].CLK
clk => temp[21].CLK
clk => temp[22].CLK
clk => temp[23].CLK
clk => temp[24].CLK
clk => temp[25].CLK
clk => temp[26].CLK
clk => temp[27].CLK
clk => temp[28].CLK
clk => temp[29].CLK
clk => temp[30].CLK
clk => temp[31].CLK
en => temp[0].ENA
en => temp[1].ENA
en => temp[2].ENA
en => temp[3].ENA
en => temp[4].ENA
en => temp[5].ENA
en => temp[6].ENA
en => temp[7].ENA
en => temp[8].ENA
en => temp[9].ENA
en => temp[10].ENA
en => temp[11].ENA
en => temp[12].ENA
en => temp[13].ENA
en => temp[14].ENA
en => temp[15].ENA
en => temp[16].ENA
en => temp[17].ENA
en => temp[18].ENA
en => temp[19].ENA
en => temp[20].ENA
en => temp[21].ENA
en => temp[22].ENA
en => temp[23].ENA
en => temp[24].ENA
en => temp[25].ENA
en => temp[26].ENA
en => temp[27].ENA
en => temp[28].ENA
en => temp[29].ENA
en => temp[30].ENA
en => temp[31].ENA
reset => temp[0].ACLR
reset => temp[1].ACLR
reset => temp[2].ACLR
reset => temp[3].ACLR
reset => temp[4].ACLR
reset => temp[5].ACLR
reset => temp[6].ACLR
reset => temp[7].ACLR
reset => temp[8].ACLR
reset => temp[9].ACLR
reset => temp[10].ACLR
reset => temp[11].ACLR
reset => temp[12].ACLR
reset => temp[13].ACLR
reset => temp[14].ACLR
reset => temp[15].ACLR
reset => temp[16].ACLR
reset => temp[17].ACLR
reset => temp[18].ACLR
reset => temp[19].ACLR
reset => temp[20].ACLR
reset => temp[21].ACLR
reset => temp[22].ACLR
reset => temp[23].ACLR
reset => temp[24].ACLR
reset => temp[25].ACLR
reset => temp[26].ACLR
reset => temp[27].ACLR
reset => temp[28].ACLR
reset => temp[29].ACLR
reset => temp[30].ACLR
reset => temp[31].ACLR
out1[0] <= temp[0].DB_MAX_OUTPUT_PORT_TYPE
out1[1] <= temp[1].DB_MAX_OUTPUT_PORT_TYPE
out1[2] <= temp[2].DB_MAX_OUTPUT_PORT_TYPE
out1[3] <= temp[3].DB_MAX_OUTPUT_PORT_TYPE
out1[4] <= temp[4].DB_MAX_OUTPUT_PORT_TYPE
out1[5] <= temp[5].DB_MAX_OUTPUT_PORT_TYPE
out1[6] <= temp[6].DB_MAX_OUTPUT_PORT_TYPE
out1[7] <= temp[7].DB_MAX_OUTPUT_PORT_TYPE
out1[8] <= temp[8].DB_MAX_OUTPUT_PORT_TYPE
out1[9] <= temp[9].DB_MAX_OUTPUT_PORT_TYPE
out1[10] <= temp[10].DB_MAX_OUTPUT_PORT_TYPE
out1[11] <= temp[11].DB_MAX_OUTPUT_PORT_TYPE
out1[12] <= temp[12].DB_MAX_OUTPUT_PORT_TYPE
out1[13] <= temp[13].DB_MAX_OUTPUT_PORT_TYPE
out1[14] <= temp[14].DB_MAX_OUTPUT_PORT_TYPE
out1[15] <= temp[15].DB_MAX_OUTPUT_PORT_TYPE
out1[16] <= temp[16].DB_MAX_OUTPUT_PORT_TYPE
out1[17] <= temp[17].DB_MAX_OUTPUT_PORT_TYPE
out1[18] <= temp[18].DB_MAX_OUTPUT_PORT_TYPE
out1[19] <= temp[19].DB_MAX_OUTPUT_PORT_TYPE
out1[20] <= temp[20].DB_MAX_OUTPUT_PORT_TYPE
out1[21] <= temp[21].DB_MAX_OUTPUT_PORT_TYPE
out1[22] <= temp[22].DB_MAX_OUTPUT_PORT_TYPE
out1[23] <= temp[23].DB_MAX_OUTPUT_PORT_TYPE
out1[24] <= temp[24].DB_MAX_OUTPUT_PORT_TYPE
out1[25] <= temp[25].DB_MAX_OUTPUT_PORT_TYPE
out1[26] <= temp[26].DB_MAX_OUTPUT_PORT_TYPE
out1[27] <= temp[27].DB_MAX_OUTPUT_PORT_TYPE
out1[28] <= temp[28].DB_MAX_OUTPUT_PORT_TYPE
out1[29] <= temp[29].DB_MAX_OUTPUT_PORT_TYPE
out1[30] <= temp[30].DB_MAX_OUTPUT_PORT_TYPE
out1[31] <= temp[31].DB_MAX_OUTPUT_PORT_TYPE


|dds|reg1:u1
d[0] => q[0]~reg0.DATAIN
d[1] => q[1]~reg0.DATAIN
d[2] => q[2]~reg0.DATAIN
d[3] => q[3]~reg0.DATAIN
d[4] => q[4]~reg0.DATAIN
d[5] => q[5]~reg0.DATAIN
d[6] => q[6]~reg0.DATAIN
d[7] => q[7]~reg0.DATAIN
d[8] => q[8]~reg0.DATAIN
d[9] => q[9]~reg0.DATAIN
d[10] => q[10]~reg0.DATAIN
d[11] => q[11]~reg0.DATAIN
d[12] => q[12]~reg0.DATAIN
d[13] => q[13]~reg0.DATAIN
d[14] => q[14]~reg0.DATAIN
d[15] => q[15]~reg0.DATAIN
d[16] => q[16]~reg0.DATAIN
d[17] => q[17]~reg0.DATAIN
d[18] => q[18]~reg0.DATAIN
d[19] => q[19]~reg0.DATAIN
d[20] => q[20]~reg0.DATAIN
d[21] => q[21]~reg0.DATAIN
d[22] => q[22]~reg0.DATAIN
d[23] => q[23]~reg0.DATAIN
d[24] => q[24]~reg0.DATAIN
d[25] => q[25]~reg0.DATAIN
d[26] => q[26]~reg0.DATAIN
d[27] => q[27]~reg0.DATAIN
d[28] => q[28]~reg0.DATAIN
d[29] => q[29]~reg0.DATAIN
d[30] => q[30]~reg0.DATAIN
d[31] => q[31]~reg0.DATAIN
clk => q[0]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[2]~reg0.CLK
clk => q[3]~reg0.CLK
clk => q[4]~reg0.CLK
clk => q[5]~reg0.CLK
clk => q[6]~reg0.CLK
clk => q[7]~reg0.CLK
clk => q[8]~reg0.CLK
clk => q[9]~reg0.CLK
clk => q[10]~reg0.CLK
clk => q[11]~reg0.CLK
clk => q[12]~reg0.CLK
clk => q[13]~reg0.CLK