📄 texi.tan.rpt
字号:
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; en ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; clr ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; enset[2] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; enset[1] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+----------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 32.06 MHz ( period = 31.189 ns ) ; fee22[1] ; display[16] ; clk ; clk ; None ; None ; 26.175 ns ;
; N/A ; 32.16 MHz ( period = 31.097 ns ) ; fee22[2] ; display[16] ; clk ; clk ; None ; None ; 26.053 ns ;
; N/A ; 32.48 MHz ( period = 30.787 ns ) ; fee22[1] ; display[14] ; clk ; clk ; None ; None ; 25.773 ns ;
; N/A ; 32.58 MHz ( period = 30.695 ns ) ; fee22[2] ; display[14] ; clk ; clk ; None ; None ; 25.651 ns ;
; N/A ; 32.72 MHz ( period = 30.565 ns ) ; fee22[3] ; display[16] ; clk ; clk ; None ; None ; 25.521 ns ;
; N/A ; 32.98 MHz ( period = 30.325 ns ) ; fee22[1] ; display[12] ; clk ; clk ; None ; None ; 25.291 ns ;
; N/A ; 33.08 MHz ( period = 30.234 ns ) ; fee22[1] ; display[13] ; clk ; clk ; None ; None ; 25.220 ns ;
; N/A ; 33.08 MHz ( period = 30.233 ns ) ; fee22[2] ; display[12] ; clk ; clk ; None ; None ; 25.169 ns ;
; N/A ; 33.12 MHz ( period = 30.192 ns ) ; fee22[1] ; display[11] ; clk ; clk ; None ; None ; 25.178 ns ;
; N/A ; 33.15 MHz ( period = 30.163 ns ) ; fee22[3] ; display[14] ; clk ; clk ; None ; None ; 25.119 ns ;
; N/A ; 33.18 MHz ( period = 30.142 ns ) ; fee22[2] ; display[13] ; clk ; clk ; None ; None ; 25.098 ns ;
; N/A ; 33.22 MHz ( period = 30.100 ns ) ; fee22[2] ; display[11] ; clk ; clk ; None ; None ; 25.056 ns ;
; N/A ; 33.26 MHz ( period = 30.069 ns ) ; fee22[1] ; display[9] ; clk ; clk ; None ; None ; 25.055 ns ;
; N/A ; 33.36 MHz ( period = 29.977 ns ) ; fee22[2] ; display[9] ; clk ; clk ; None ; None ; 24.933 ns ;
; N/A ; 33.37 MHz ( period = 29.968 ns ) ; fee22[4] ; display[16] ; clk ; clk ; None ; None ; 24.924 ns ;
; N/A ; 33.42 MHz ( period = 29.925 ns ) ; fee22[1] ; display[20] ; clk ; clk ; None ; None ; 24.910 ns ;
; N/A ; 33.42 MHz ( period = 29.925 ns ) ; fee22[1] ; display[19] ; clk ; clk ; None ; None ; 24.910 ns ;
; N/A ; 33.42 MHz ( period = 29.925 ns ) ; fee22[1] ; display[18] ; clk ; clk ; None ; None ; 24.910 ns ;
; N/A ; 33.42 MHz ( period = 29.925 ns ) ; fee22[1] ; display[17] ; clk ; clk ; None ; None ; 24.910 ns ;
; N/A ; 33.48 MHz ( period = 29.872 ns ) ; fee22[1] ; display[1] ; clk ; clk ; None ; None ; 24.820 ns ;
; N/A ; 33.52 MHz ( period = 29.833 ns ) ; fee22[2] ; display[20] ; clk ; clk ; None ; None ; 24.788 ns ;
; N/A ; 33.52 MHz ( period = 29.833 ns ) ; fee22[2] ; display[19] ; clk ; clk ; None ; None ; 24.788 ns ;
; N/A ; 33.52 MHz ( period = 29.833 ns ) ; fee22[2] ; display[18] ; clk ; clk ; None ; None ; 24.788 ns ;
; N/A ; 33.52 MHz ( period = 29.833 ns ) ; fee22[2] ; display[17] ; clk ; clk ; None ; None ; 24.788 ns ;
; N/A ; 33.53 MHz ( period = 29.824 ns ) ; fee22[1] ; display[10] ; clk ; clk ; None ; None ; 24.810 ns ;
; N/A ; 33.58 MHz ( period = 29.780 ns ) ; fee22[2] ; display[1] ; clk ; clk ; None ; None ; 24.698 ns ;
; N/A ; 33.63 MHz ( period = 29.732 ns ) ; fee22[2] ; display[10] ; clk ; clk ; None ; None ; 24.688 ns ;
; N/A ; 33.64 MHz ( period = 29.726 ns ) ; fee22[1] ; display[15] ; clk ; clk ; None ; None ; 24.712 ns ;
; N/A ; 33.67 MHz ( period = 29.701 ns ) ; fee22[3] ; display[12] ; clk ; clk ; None ; None ; 24.637 ns ;
; N/A ; 33.75 MHz ( period = 29.634 ns ) ; fee22[2] ; display[15] ; clk ; clk ; None ; None ; 24.590 ns ;
; N/A ; 33.77 MHz ( period = 29.610 ns ) ; fee22[3] ; display[13] ; clk ; clk ; None ; None ; 24.566 ns ;
; N/A ; 33.82 MHz ( period = 29.568 ns ) ; fee22[3] ; display[11] ; clk ; clk ; None ; None ; 24.524 ns ;
; N/A ; 33.82 MHz ( period = 29.566 ns ) ; fee22[4] ; display[14] ; clk ; clk ; None ; None ; 24.522 ns ;
; N/A ; 33.95 MHz ( period = 29.453 ns ) ; fee22[1] ; fee4[1] ; clk ; clk ; None ; None ; 24.429 ns ;
; N/A ; 33.96 MHz ( period = 29.445 ns ) ; fee22[3] ; display[9] ; clk ; clk ; None ; None ; 24.401 ns ;
; N/A ; 33.99 MHz ( period = 29.419 ns ) ; fee12[1] ; display[16] ; clk ; clk ; None ; None ; 24.712 ns ;
; N/A ; 34.06 MHz ( period = 29.361 ns ) ; fee22[2] ; fee4[1] ; clk ; clk ; None ; None ; 24.307 ns ;
; N/A ; 34.07 MHz ( period = 29.351 ns ) ; fee22[1] ; display[3] ; clk ; clk ; None ; None ; 24.317 ns ;
; N/A ; 34.07 MHz ( period = 29.350 ns ) ; fee22[1] ; fee2[5] ; clk ; clk ; None ; None ; 24.316 ns ;
; N/A ; 34.07 MHz ( period = 29.349 ns ) ; fee22[1] ; display[2] ; clk ; clk ; None ; None ; 24.315 ns ;
; N/A ; 34.08 MHz ( period = 29.345 ns ) ; fee22[1] ; display[4] ; clk ; clk ; None ; None ; 24.311 ns ;
; N/A ; 34.08 MHz ( period = 29.343 ns ) ; fee22[1] ; fee2[4] ; clk ; clk ; None ; None ; 24.309 ns ;
; N/A ; 34.10 MHz ( period = 29.322 ns ) ; fee12[2] ; display[16] ; clk ; clk ; None ; None ; 24.615 ns ;
; N/A ; 34.13 MHz ( period = 29.301 ns ) ; fee22[3] ; display[20] ; clk ; clk ; None ; None ; 24.256 ns ;
; N/A ; 34.13 MHz ( period = 29.301 ns ) ; fee22[3] ; display[19] ; clk ; clk ; None ; None ; 24.256 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -