gmaj.fit.rpt

vhdl实现交通灯设计,可以实现十字路口处交通控制,开发工具quartus

; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                           ; Care                           ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/vhdl traffic light/traffic gmaj/gmaj.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 842 / 2,910 ( 29 % )    ;
;     -- Combinational with no register       ; 733                     ;
;     -- Register only                        ; 1                       ;
;     -- Combinational with a register        ; 108                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 173                     ;
;     -- 3 input functions                    ; 221                     ;
;     -- 2 input functions                    ; 300                     ;
;     -- 1 input functions                    ; 147                     ;
;     -- 0 input functions                    ; 1                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 536                     ;
;     -- arithmetic mode                      ; 306                     ;
;     -- qfbk mode                            ; 9                       ;
;     -- register cascade mode                ; 0                       ;
;     -- synchronous clear/load mode          ; 34                      ;
;     -- asynchronous clear/load mode         ; 48                      ;
;                                             ;                         ;
; Total registers                             ; 109 / 3,210 ( 3 % )     ;
; Total LABs                                  ; 94 / 291 ( 32 % )       ;
; Logic elements in carry chains              ; 396                     ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 30 / 104 ( 29 % )       ;
;     -- Clock pins                           ; 0 / 2 ( 0 % )           ;
; Global signals                              ; 4                       ;
; M4Ks                                        ; 0 / 13 ( 0 % )          ;
; Total memory bits                           ; 0 / 59,904 ( 0 % )      ;
; Total RAM block bits                        ; 0 / 59,904 ( 0 % )      ;
; PLLs                                        ; 0 / 1 ( 0 % )           ;
; Global clocks                               ; 4 / 8 ( 50 % )          ;
; Average interconnect usage                  ; 6%                      ;
; Peak interconnect usage                     ; 8%                      ;
; Maximum fan-out node                        ; CLK:inst|clk            ;
; Maximum fan-out                             ; 49                      ;
; Highest non-global fan-out signal           ; cctr1:inst2|process0~65 ;
; Highest non-global fan-out                  ; 32                      ;
; Total fan-out                               ; 2432                    ;
; Average fan-out                             ; 2.78                    ;
+---------------------------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+