yibu_control.fit.rpt

分别完成了异步发送电路

;    |receiver:a2|               ; 65         ; 0    ; |yibu_control|receiver:a2                          ;
;       |lpm_counter:cnt_rtl_0|  ; 4          ; 0    ; |yibu_control|receiver:a2|lpm_counter:cnt_rtl_0    ;
;    |trans_port:a1|             ; 51         ; 0    ; |yibu_control|trans_port:a1                        ;
;       |lpm_counter:tmp1_rtl_1| ; 4          ; 0    ; |yibu_control|trans_port:a1|lpm_counter:tmp1_rtl_1 ;
;    |yibu_control|              ; 2          ; 0    ; |yibu_control|yibu_control                         ;
;       |receiver:a2|            ; 2          ; 0    ; |yibu_control|yibu_control|receiver:a2             ;
+--------------------------------+------------+------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                      ;
+-----------------------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                                          ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; ERBF                                          ; PIN_81   ; 11      ; Clock enable ; no     ; --                   ; --               ;
; ETBE                                          ; PIN_24   ; 32      ; Clock enable ; no     ; --                   ; --               ;
; clk                                           ; PIN_83   ; 97      ; Clock        ; yes    ; On                   ; --               ;
; receiver:a2|LDRB                              ; LC56     ; 11      ; Clock enable ; no     ; --                   ; --               ;
; receiver:a2|RBF                               ; LC85     ; 12      ; Clock enable ; no     ; --                   ; --               ;
; receiver:a2|clkdiv[0]                         ; LC63     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; receiver:a2|clkdiv[1]                         ; LC59     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; receiver:a2|clkdiv[2]                         ; LC60     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; receiver:a2|clkdiv[3]                         ; LC57     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; receiver:a2|clkdiv[4]                         ; LC58     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; receiver:a2|clkdiv[5]                         ; LC62     ; 20      ; Clock enable ; no     ; --                   ; --               ;
; receiver:a2|shift[0]                          ; LC3      ; 20      ; Clock enable ; no     ; --                   ; --               ;
; rst                                           ; PIN_4    ; 97      ; Async. clear ; no     ; --                   ; --               ;
; start_write                                   ; PIN_33   ; 41      ; Clock enable ; no     ; --                   ; --               ;
; trans_port:a1|TBE                             ; LC29     ; 40      ; Clock enable ; no     ; --                   ; --               ;
; trans_port:a1|clkdiv[0]                       ; LC76     ; 31      ; Clock enable ; no     ; --                   ; --               ;
; trans_port:a1|clkdiv[1]                       ; LC45     ; 31      ; Clock enable ; no     ; --                   ; --               ;
; trans_port:a1|clkdiv[2]                       ; LC44     ; 31      ; Clock enable ; no     ; --                   ; --               ;
; trans_port:a1|clkdiv[3]                       ; LC42     ; 31      ; Clock enable ; no     ; --                   ; --               ;
; trans_port:a1|clkdiv[4]                       ; LC71     ; 31      ; Clock enable ; no     ; --                   ; --               ;
; trans_port:a1|clkdiv[5]                       ; LC41     ; 30      ; Clock enable ; no     ; --                   ; --               ;
; yibu_control|receiver:a2|Rx_State.state_bit_0 ; LC7      ; 45      ; Clock enable ; no     ; --                   ; --               ;
; yibu_control|receiver:a2|Rx_State.state_bit_1 ; LC1      ; 45      ; Clock enable ; no     ; --                   ; --               ;
+-----------------------------------------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 97      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; rst                                           ; 97      ;
; yibu_control|receiver:a2|Rx_State.state_bit_0 ; 45      ;
; yibu_control|receiver:a2|Rx_State.state_bit_1 ; 45      ;
; start_write                                   ; 41      ;
; trans_port:a1|TBE                             ; 40      ;
; ETBE                                          ; 32      ;
; trans_port:a1|clkdiv[4]                       ; 31      ;
; trans_port:a1|clkdiv[3]                       ; 31      ;
; trans_port:a1|clkdiv[2]                       ; 31      ;
; trans_port:a1|clkdiv[1]                       ; 31      ;
; trans_port:a1|clkdiv[0]                       ; 31      ;
; trans_port:a1|clkdiv[5]                       ; 30      ;
; trans_port:a1|lpm_counter:tmp1_rtl_1|dffs[3]  ; 24      ;
; trans_port:a1|lpm_counter:tmp1_rtl_1|dffs[2]  ; 24      ;
; trans_port:a1|lpm_counter:tmp1_rtl_1|dffs[1]  ; 24      ;
; receiver:a2|clkdiv[4]                         ; 21      ;
; receiver:a2|clkdiv[3]                         ; 21      ;
; receiver:a2|clkdiv[2]                         ; 21      ;
; receiver:a2|clkdiv[1]                         ; 21      ;
; receiver:a2|clkdiv[0]                         ; 21      ;
; receiver:a2|shift[0]                          ; 20      ;
; receiver:a2|clkdiv[5]                         ; 20      ;
; receiver:a2|shift[9]                          ; 18      ;
; receiver:a2|process0~41                       ; 17      ;
; receiver:a2|process0~34                       ; 17      ;
; receiver:a2|lpm_counter:cnt_rtl_0|dffs[3]     ; 15      ;
; receiver:a2|lpm_counter:cnt_rtl_0|dffs[2]     ; 15      ;
; receiver:a2|lpm_counter:cnt_rtl_0|dffs[1]     ; 15      ;
; receiver:a2|RBF                               ; 12      ;
; ERBF                                          ; 11      ;
; receiver:a2|LDRB                              ; 11      ;
; receiver:a2|count[0]                          ; 7       ;
; receiver:a2|count[1]                          ; 6       ;
; receiver:a2|shift[8]                          ; 5       ;
; receiver:a2|shift[7]                          ; 5       ;
; receiver:a2|shift[6]                          ; 5       ;
; receiver:a2|shift[5]                          ; 5       ;
; receiver:a2|shift[4]                          ; 5       ;
; receiver:a2|shift[3]                          ; 5       ;
; receiver:a2|shift[2]                          ; 5       ;
; trans_port:a1|sout                            ; 5       ;