sub_tdm.flow.rpt

来自「pci pci转local bus总线的应用」· RPT 代码 · 共 1,587 行 · 第 1/5 页

RPT
1,587 行
字号
12345
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:20     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:20     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:14     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:20     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:47     ;
; Analysis & Synthesis ; 00:00:14     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:46     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:47     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:46     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:51     ;
; Analysis & Synthesis ; 00:00:14     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:25     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:01     ;
; Analysis & Synthesis ; 00:00:13     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:44     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:20     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:05     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:47     ;
; Analysis & Synthesis ; 00:00:14     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:20     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:44     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:46     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:20     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:44     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:20     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:20     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:14     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:20     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:44     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:20     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:01     ;
; Analysis & Synthesis ; 00:00:01     ;
; Analysis & Synthesis ; 00:00:02     ;
; Analysis & Synthesis ; 00:00:45     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:26     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:50     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:24     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:05     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:03     ;
; Analysis & Synthesis ; 00:00:46     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:24     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:47     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:14     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:44     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:44     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:45     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:15     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:45     ;
; Analysis & Synthesis ; 00:00:46     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:17     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:23     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:15     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:46     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:46     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:21     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:49     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:23     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:05     ;
; Analysis & Synthesis ; 00:00:47     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:48     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:48     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:48     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:23     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:52     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:03     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:05     ;
; Analysis & Synthesis ; 00:00:48     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:05     ;
; Analysis & Synthesis ; 00:00:51     ;
; Analysis & Synthesis ; 00:00:14     ;
; Partition Merge      ; 00:00:01     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:02     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Analysis & Synthesis ; 00:00:49     ;
; Partition Merge      ; 00:00:02     ;
; Fitter               ; 00:00:23     ;
; Assembler            ; 00:00:02     ;
; Timing Analyzer      ; 00:00:03     ;
; EDA Netlist Writer   ; 00:00:04     ;
; Total                ; 04:51:28     ;
+----------------------+--------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off sub_tdm -c sub_tdm
quartus_map --read_settings_files=on --write_settings_files=off sub_tdm -c sub_tdm
quartus_map --read_settings_files=on --write_settings_files=off sub_tdm -c sub_tdm
quartus_map --read_settings_files=on --write_settings_files=off sub_tdm -c sub_tdm
quartus_map --read_settings_files=on --write_settings_files=off sub_tdm -c sub_tdm
quartus_map --read_settings_files=on --write_settings_files=off sub_tdm -c sub_tdm
quartus_map --read_settings_files=on --write_settings_files=off sub_tdm -c sub_tdm
quartus_map --read_settings_files=on --write_settings_files=off sub_tdm -c sub_tdm
quartus_map --read_settings_files=on --write_settings_files
12345

sub_tdm.flow.rpt - 源码说明

本页面展示了「pci pci转local bus总线的应用」中的 sub_tdm.flow.rpt 源码文件，采用 RPT 编程语言编写，共 1,587 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与pci相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?