epptop.tan.rpt

在altera fpga中实现epp模式的并口通信程序

; N/A                                     ; 253.55 MHz ( period = 3.944 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[6][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.701 ns                ;
; N/A                                     ; 253.55 MHz ( period = 3.944 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[6][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.701 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[5][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.681 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[5][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.681 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[5][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.681 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[5][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.681 ns                ;
; N/A                                     ; 254.52 MHz ( period = 3.929 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[0][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 254.52 MHz ( period = 3.929 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[0][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 254.52 MHz ( period = 3.929 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[0][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 254.71 MHz ( period = 3.926 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[4][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.732 ns                ;
; N/A                                     ; 254.71 MHz ( period = 3.926 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[4][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.732 ns                ;
; N/A                                     ; 254.71 MHz ( period = 3.926 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[4][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.732 ns                ;
; N/A                                     ; 254.71 MHz ( period = 3.926 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[4][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.732 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[0][3]                ; CLK        ; CLK      ; None                        ; None                      ; 3.734 ns                ;
; N/A                                     ; 255.30 MHz ( period = 3.917 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[1][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.736 ns                ;
; N/A                                     ; 255.30 MHz ( period = 3.917 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[1][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.736 ns                ;
; N/A                                     ; 255.30 MHz ( period = 3.917 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[1][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.736 ns                ;
; N/A                                     ; 255.95 MHz ( period = 3.907 ns )                    ; EPP2SRAM:M0|sram_waddr[0]               ; ram_dp_ar_aw:m1|mem[2][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.709 ns                ;
; N/A                                     ; 255.95 MHz ( period = 3.907 ns )                    ; EPP2SRAM:M0|sram_waddr[0]               ; ram_dp_ar_aw:m1|mem[2][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.709 ns                ;
; N/A                                     ; 255.95 MHz ( period = 3.907 ns )                    ; EPP2SRAM:M0|sram_waddr[0]               ; ram_dp_ar_aw:m1|mem[2][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.709 ns                ;
; N/A                                     ; 255.95 MHz ( period = 3.907 ns )                    ; EPP2SRAM:M0|sram_waddr[0]               ; ram_dp_ar_aw:m1|mem[2][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.709 ns                ;
; N/A                                     ; 256.15 MHz ( period = 3.904 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|data_0_out[7]            ; CLK        ; CLK      ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 256.48 MHz ( period = 3.899 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[1][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.648 ns                ;
; N/A                                     ; 256.48 MHz ( period = 3.899 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[1][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.648 ns                ;
; N/A                                     ; 256.48 MHz ( period = 3.899 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[1][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.648 ns                ;
; N/A                                     ; 256.48 MHz ( period = 3.899 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[1][3]                ; CLK        ; CLK      ; None                        ; None                      ; 3.648 ns                ;
; N/A                                     ; 256.48 MHz ( period = 3.899 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[1][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.648 ns                ;
; N/A                                     ; 256.61 MHz ( period = 3.897 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[2][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.641 ns                ;
; N/A                                     ; 256.61 MHz ( period = 3.897 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[2][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.641 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[2][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[2][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 256.74 MHz ( period = 3.895 ns )                    ; EPP2SRAM:M0|sram_waddr[1]               ; ram_dp_ar_aw:m1|mem[0][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.639 ns                ;
; N/A                                     ; 256.74 MHz ( period = 3.895 ns )                    ; EPP2SRAM:M0|sram_waddr[1]               ; ram_dp_ar_aw:m1|mem[0][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.639 ns                ;
; N/A                                     ; 257.73 MHz ( period = 3.880 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|data_0_out[6]            ; CLK        ; CLK      ; None                        ; None                      ; 3.696 ns                ;
; N/A                                     ; 257.93 MHz ( period = 3.877 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[1][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.617 ns                ;
; N/A                                     ; 257.93 MHz ( period = 3.877 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[1][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.617 ns                ;
; N/A                                     ; 257.93 MHz ( period = 3.877 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[1][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.617 ns                ;
; N/A                                     ; 257.93 MHz ( period = 3.877 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[1][3]                ; CLK        ; CLK      ; None                        ; None                      ; 3.617 ns                ;
; N/A                                     ; 257.93 MHz ( period = 3.877 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[1][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.617 ns                ;
; N/A                                     ; 258.26 MHz ( period = 3.872 ns )                    ; EPP2SRAM:M0|sram_waddr[1]               ; ram_dp_ar_aw:m1|mem[0][3]                ; CLK        ; CLK      ; None                        ; None                      ; 3.683 ns                ;
; N/A                                     ; 258.53 MHz ( period = 3.868 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|data_0_out[2]            ; CLK        ; CLK      ; None                        ; None                      ; 3.671 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[0][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.678 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[0][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.678 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[0][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.678 ns                ;
; N/A                                     ; 258.67 MHz ( period = 3.866 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|data_0_out[3]            ; CLK        ; CLK      ; None                        ; None                      ; 3.686 ns                ;
; N/A                                     ; 258.73 MHz ( period = 3.865 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[2][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.618 ns                ;
; N/A                                     ; 258.73 MHz ( period = 3.865 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[2][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.618 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[4][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.674 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[4][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.674 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[4][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.674 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[4][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.674 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[6][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[6][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[6][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[6][3]                ; CLK        ; CLK      ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp