epptop.tan.rpt

来自「在altera fpga中实现epp模式的并口通信程序」· RPT 代码 · 共 288 行 · 第 1/5 页

; N/A                                     ; 245.46 MHz ( period = 4.074 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[1][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.823 ns                ;
; N/A                                     ; 245.70 MHz ( period = 4.070 ns )                    ; EPP2SRAM:M0|epp_datain[0]               ; ram_dp_ar_aw:m1|mem[2][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.879 ns                ;
; N/A                                     ; 246.06 MHz ( period = 4.064 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|data_0_out[0]            ; CLK        ; CLK      ; None                        ; None                      ; 3.807 ns                ;
; N/A                                     ; 246.06 MHz ( period = 4.064 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|data_0_out[2]            ; CLK        ; CLK      ; None                        ; None                      ; 3.876 ns                ;
; N/A                                     ; 246.37 MHz ( period = 4.059 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|data_0_out[4]            ; CLK        ; CLK      ; None                        ; None                      ; 3.866 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[2][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[2][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[2][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[2][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 246.97 MHz ( period = 4.049 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[2][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 246.97 MHz ( period = 4.049 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[2][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 246.97 MHz ( period = 4.049 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[2][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 246.97 MHz ( period = 4.049 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[2][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 247.59 MHz ( period = 4.039 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[5][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.788 ns                ;
; N/A                                     ; 247.59 MHz ( period = 4.039 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[5][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.788 ns                ;
; N/A                                     ; 247.59 MHz ( period = 4.039 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[5][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.788 ns                ;
; N/A                                     ; 247.59 MHz ( period = 4.039 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[5][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.788 ns                ;
; N/A                                     ; 247.71 MHz ( period = 4.037 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|data_0_out[4]            ; CLK        ; CLK      ; None                        ; None                      ; 3.853 ns                ;
; N/A                                     ; 248.57 MHz ( period = 4.023 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[0][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.776 ns                ;
; N/A                                     ; 248.57 MHz ( period = 4.023 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[0][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.776 ns                ;
; N/A                                     ; 248.88 MHz ( period = 4.018 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[2][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.829 ns                ;
; N/A                                     ; 248.88 MHz ( period = 4.018 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[2][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.829 ns                ;
; N/A                                     ; 248.88 MHz ( period = 4.018 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[2][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.829 ns                ;
; N/A                                     ; 248.88 MHz ( period = 4.018 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[2][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.829 ns                ;
; N/A                                     ; 249.19 MHz ( period = 4.013 ns )                    ; EPP2SRAM:M0|sram_waddr[1]               ; ram_dp_ar_aw:m1|data_0_out[0]            ; CLK        ; CLK      ; None                        ; None                      ; 3.756 ns                ;
; N/A                                     ; 249.50 MHz ( period = 4.008 ns )                    ; EPP2SRAM:M0|sram_waddr[1]               ; ram_dp_ar_aw:m1|data_0_out[4]            ; CLK        ; CLK      ; None                        ; None                      ; 3.815 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|data_0_out[4]            ; CLK        ; CLK      ; None                        ; None                      ; 3.822 ns                ;
; N/A                                     ; 250.00 MHz ( period = 4.000 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[0][3]                ; CLK        ; CLK      ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 250.06 MHz ( period = 3.999 ns )                    ; EPP2SRAM:M0|sram_waddr[1]               ; ram_dp_ar_aw:m1|mem[2][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 250.06 MHz ( period = 3.999 ns )                    ; EPP2SRAM:M0|sram_waddr[1]               ; ram_dp_ar_aw:m1|mem[2][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 250.06 MHz ( period = 3.999 ns )                    ; EPP2SRAM:M0|sram_waddr[1]               ; ram_dp_ar_aw:m1|mem[2][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 250.06 MHz ( period = 3.999 ns )                    ; EPP2SRAM:M0|sram_waddr[1]               ; ram_dp_ar_aw:m1|mem[2][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 250.50 MHz ( period = 3.992 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[0][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.745 ns                ;
; N/A                                     ; 250.50 MHz ( period = 3.992 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[0][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.745 ns                ;
; N/A                                     ; 250.94 MHz ( period = 3.985 ns )                    ; EPP2SRAM:M0|epp_datain[0]               ; ram_dp_ar_aw:m1|mem[6][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 251.38 MHz ( period = 3.978 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[3][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.727 ns                ;
; N/A                                     ; 251.38 MHz ( period = 3.978 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[3][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.727 ns                ;
; N/A                                     ; 251.38 MHz ( period = 3.978 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[3][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.727 ns                ;
; N/A                                     ; 251.38 MHz ( period = 3.978 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[3][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.727 ns                ;
; N/A                                     ; 251.89 MHz ( period = 3.970 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[2][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.723 ns                ;
; N/A                                     ; 251.89 MHz ( period = 3.970 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[2][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.723 ns                ;
; N/A                                     ; 251.95 MHz ( period = 3.969 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[0][3]                ; CLK        ; CLK      ; None                        ; None                      ; 3.789 ns                ;
; N/A                                     ; 252.33 MHz ( period = 3.963 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[5][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 252.33 MHz ( period = 3.963 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[5][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 252.33 MHz ( period = 3.963 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[5][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 252.33 MHz ( period = 3.963 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[5][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 253.36 MHz ( period = 3.947 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[3][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.696 ns                ;
; N/A                                     ; 253.36 MHz ( period = 3.947 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[3][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.696 ns                ;
; N/A                                     ; 253.36 MHz ( period = 3.947 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[3][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.696 ns                ;
; N/A                                     ; 253.36 MHz ( period = 3.947 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[3][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.696 ns                ;
; N/A                                     ; 253.42 MHz ( period = 3.946 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[0][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.690 ns                ;
; N/A                                     ; 253.42 MHz ( period = 3.946 ns )                    ; EPP2SRAM:M0|sram_raddr[1]               ; ram_dp_ar_aw:m1|mem[0][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.690 ns                ;
; N/A                                     ; 253.55 MHz ( period = 3.944 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[6][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.701 ns                ;
; N/A                                     ; 253.55 MHz ( period = 3.944 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[6][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.701 ns                ;
; N/A                                     ; 253.55 MHz ( period = 3.944 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[6][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.701 ns                ;
; N/A                                     ; 253.55 MHz ( period = 3.944 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[6][3]                ; CLK        ; CLK      ; None                        ; None                      ; 3.701 ns                ;
; N/A                                     ; 253.55 MHz ( period = 3.944 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[6][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.701 ns                ;
; N/A                                     ; 253.55 MHz ( period = 3.944 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[6][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.701 ns                ;