epptop.tan.rpt

在altera fpga中实现epp模式的并口通信程序

; N/A                                     ; 232.77 MHz ( period = 4.296 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|data_0_out[7]            ; CLK        ; CLK      ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 232.94 MHz ( period = 4.293 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[0][1]                ; CLK        ; CLK      ; None                        ; None                      ; 4.046 ns                ;
; N/A                                     ; 232.94 MHz ( period = 4.293 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[0][4]                ; CLK        ; CLK      ; None                        ; None                      ; 4.046 ns                ;
; N/A                                     ; 233.05 MHz ( period = 4.291 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|data_0_out[2]            ; CLK        ; CLK      ; None                        ; None                      ; 4.103 ns                ;
; N/A                                     ; 233.43 MHz ( period = 4.284 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[5][0]                ; CLK        ; CLK      ; None                        ; None                      ; 4.028 ns                ;
; N/A                                     ; 233.43 MHz ( period = 4.284 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[5][1]                ; CLK        ; CLK      ; None                        ; None                      ; 4.028 ns                ;
; N/A                                     ; 233.43 MHz ( period = 4.284 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[5][2]                ; CLK        ; CLK      ; None                        ; None                      ; 4.028 ns                ;
; N/A                                     ; 233.43 MHz ( period = 4.284 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[5][5]                ; CLK        ; CLK      ; None                        ; None                      ; 4.028 ns                ;
; N/A                                     ; 234.19 MHz ( period = 4.270 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[0][3]                ; CLK        ; CLK      ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 234.25 MHz ( period = 4.269 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[1][0]                ; CLK        ; CLK      ; None                        ; None                      ; 4.018 ns                ;
; N/A                                     ; 234.25 MHz ( period = 4.269 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[1][1]                ; CLK        ; CLK      ; None                        ; None                      ; 4.018 ns                ;
; N/A                                     ; 234.25 MHz ( period = 4.269 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[1][2]                ; CLK        ; CLK      ; None                        ; None                      ; 4.018 ns                ;
; N/A                                     ; 234.25 MHz ( period = 4.269 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[1][3]                ; CLK        ; CLK      ; None                        ; None                      ; 4.018 ns                ;
; N/A                                     ; 234.25 MHz ( period = 4.269 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[1][5]                ; CLK        ; CLK      ; None                        ; None                      ; 4.018 ns                ;
; N/A                                     ; 234.74 MHz ( period = 4.260 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|data_0_out[0]            ; CLK        ; CLK      ; None                        ; None                      ; 4.012 ns                ;
; N/A                                     ; 234.74 MHz ( period = 4.260 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|data_0_out[2]            ; CLK        ; CLK      ; None                        ; None                      ; 4.072 ns                ;
; N/A                                     ; 235.96 MHz ( period = 4.238 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[2][2]                ; CLK        ; CLK      ; None                        ; None                      ; 4.044 ns                ;
; N/A                                     ; 235.96 MHz ( period = 4.238 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[2][5]                ; CLK        ; CLK      ; None                        ; None                      ; 4.044 ns                ;
; N/A                                     ; 235.96 MHz ( period = 4.238 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[2][6]                ; CLK        ; CLK      ; None                        ; None                      ; 4.044 ns                ;
; N/A                                     ; 235.96 MHz ( period = 4.238 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[2][7]                ; CLK        ; CLK      ; None                        ; None                      ; 4.044 ns                ;
; N/A                                     ; 236.80 MHz ( period = 4.223 ns )                    ; EPP2SRAM:M0|sram_waddr[0]               ; ram_dp_ar_aw:m1|mem[0][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.967 ns                ;
; N/A                                     ; 236.80 MHz ( period = 4.223 ns )                    ; EPP2SRAM:M0|sram_waddr[0]               ; ram_dp_ar_aw:m1|mem[0][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.967 ns                ;
; N/A                                     ; 237.30 MHz ( period = 4.214 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[5][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.963 ns                ;
; N/A                                     ; 237.30 MHz ( period = 4.214 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[5][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.963 ns                ;
; N/A                                     ; 237.30 MHz ( period = 4.214 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[5][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.963 ns                ;
; N/A                                     ; 237.30 MHz ( period = 4.214 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[5][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.963 ns                ;
; N/A                                     ; 238.10 MHz ( period = 4.200 ns )                    ; EPP2SRAM:M0|sram_waddr[0]               ; ram_dp_ar_aw:m1|mem[0][3]                ; CLK        ; CLK      ; None                        ; None                      ; 4.011 ns                ;
; N/A                                     ; 238.21 MHz ( period = 4.198 ns )                    ; ram_dp_ar_aw:m1|always1~2               ; ram_dp_ar_aw:m1|mem[2][0]                ; CLK        ; CLK      ; None                        ; None                      ; 4.013 ns                ;
; N/A                                     ; 240.15 MHz ( period = 4.164 ns )                    ; ram_dp_ar_aw:m1|always1~2               ; ram_dp_ar_aw:m1|mem[0][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.912 ns                ;
; N/A                                     ; 240.33 MHz ( period = 4.161 ns )                    ; EPP2SRAM:M0|sram_raddr[0]               ; ram_dp_ar_aw:m1|mem[0][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.905 ns                ;
; N/A                                     ; 240.33 MHz ( period = 4.161 ns )                    ; EPP2SRAM:M0|sram_raddr[0]               ; ram_dp_ar_aw:m1|mem[0][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.905 ns                ;
; N/A                                     ; 241.25 MHz ( period = 4.145 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[2][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.898 ns                ;
; N/A                                     ; 241.25 MHz ( period = 4.145 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[2][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.898 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[1][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.962 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[1][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.962 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; EPP2SRAM:M0|sram_raddr[2]               ; ram_dp_ar_aw:m1|mem[1][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.962 ns                ;
; N/A                                     ; 241.43 MHz ( period = 4.142 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|data_0_out[4]            ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 241.66 MHz ( period = 4.138 ns )                    ; EPP2SRAM:M0|sram_raddr[0]               ; ram_dp_ar_aw:m1|mem[0][3]                ; CLK        ; CLK      ; None                        ; None                      ; 3.949 ns                ;
; N/A                                     ; 242.54 MHz ( period = 4.123 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[2][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.934 ns                ;
; N/A                                     ; 242.54 MHz ( period = 4.123 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[2][5]                ; CLK        ; CLK      ; None                        ; None                      ; 3.934 ns                ;
; N/A                                     ; 242.54 MHz ( period = 4.123 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[2][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.934 ns                ;
; N/A                                     ; 242.54 MHz ( period = 4.123 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[2][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.934 ns                ;
; N/A                                     ; 242.72 MHz ( period = 4.120 ns )                    ; ram_dp_ar_aw:m1|always1~2               ; ram_dp_ar_aw:m1|mem[2][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.868 ns                ;
; N/A                                     ; 242.72 MHz ( period = 4.120 ns )                    ; EPP2SRAM:M0|SRAM_CE                     ; ram_dp_ar_aw:m1|mem[6][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.877 ns                ;
; N/A                                     ; 243.13 MHz ( period = 4.113 ns )                    ; ram_dp_ar_aw:m1|always1~2               ; ram_dp_ar_aw:m1|mem[6][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 243.19 MHz ( period = 4.112 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[1][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 243.19 MHz ( period = 4.112 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[1][6]                ; CLK        ; CLK      ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 243.19 MHz ( period = 4.112 ns )                    ; EPP2SRAM:M0|sram_waddr[2]               ; ram_dp_ar_aw:m1|mem[1][7]                ; CLK        ; CLK      ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 243.90 MHz ( period = 4.100 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|data_0_out[7]            ; CLK        ; CLK      ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 244.80 MHz ( period = 4.085 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[2][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.833 ns                ;
; N/A                                     ; 244.80 MHz ( period = 4.085 ns )                    ; EPP2SRAM:M0|EPP_Wait                    ; ram_dp_ar_aw:m1|mem[2][4]                ; CLK        ; CLK      ; None                        ; None                      ; 3.833 ns                ;
; N/A                                     ; 245.10 MHz ( period = 4.080 ns )                    ; EPP2SRAM:M0|epp_state.EPP_WAIT_DATAREAD ; EPP2SRAM:M0|epp_state.EPP_WAIT_ADDRREAD  ; CLK        ; CLK      ; None                        ; None                      ; 3.832 ns                ;
; N/A                                     ; 245.10 MHz ( period = 4.080 ns )                    ; EPP2SRAM:M0|epp_state.EPP_WAIT_DATAREAD ; EPP2SRAM:M0|epp_state.EPP_WAIT_DATAREAD  ; CLK        ; CLK      ; None                        ; None                      ; 3.832 ns                ;
; N/A                                     ; 245.34 MHz ( period = 4.076 ns )                    ; EPP2SRAM:M0|epp_state.EPP_WAIT_DATAREAD ; EPP2SRAM:M0|epp_state.EPP_WAIT_DATAWRITE ; CLK        ; CLK      ; None                        ; None                      ; 3.828 ns                ;
; N/A                                     ; 245.46 MHz ( period = 4.074 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[1][0]                ; CLK        ; CLK      ; None                        ; None                      ; 3.823 ns                ;
; N/A                                     ; 245.46 MHz ( period = 4.074 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[1][1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.823 ns                ;
; N/A                                     ; 245.46 MHz ( period = 4.074 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[1][2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.823 ns                ;
; N/A                                     ; 245.46 MHz ( period = 4.074 ns )                    ; EPP2SRAM:M0|cmd[0]                      ; ram_dp_ar_aw:m1|mem[1][3]                ; CLK        ; CLK      ; None                        ; None                      ; 3.823 ns                ;