hao.hier_info

用CPLD驱动数码管

|hao
com1[0] <= jishuqi:inst1.com1[0]
com1[1] <= jishuqi:inst1.com1[1]
com1[2] <= jishuqi:inst1.com1[2]
com1[3] <= jishuqi:inst1.com1[3]
clk => div:inst.clk
reset => inst5.IN0
seg1[0] <= jishuqi:inst1.seg1[0]
seg1[1] <= jishuqi:inst1.seg1[1]
seg1[2] <= jishuqi:inst1.seg1[2]
seg1[3] <= jishuqi:inst1.seg1[3]
seg1[4] <= jishuqi:inst1.seg1[4]
seg1[5] <= jishuqi:inst1.seg1[5]
seg1[6] <= jishuqi:inst1.seg1[6]


|hao|jishuqi:inst1
clk => status1[0].CLK
clk => seg1[6]~reg0.CLK
clk => seg1[5]~reg0.CLK
clk => seg1[4]~reg0.CLK
clk => seg1[3]~reg0.CLK
clk => seg1[2]~reg0.CLK
clk => seg1[1]~reg0.CLK
clk => seg1[0]~reg0.CLK
clk => status1[1].CLK
clk => com~0.IN1
clk1 => status[2].CLK
clk1 => status[1].CLK
clk1 => status[0].CLK
clk1 => status2[3].CLK
clk1 => status2[2].CLK
clk1 => status2[1].CLK
clk1 => status2[0].CLK
clk1 => status3[3].CLK
clk1 => status3[2].CLK
clk1 => status3[1].CLK
clk1 => status3[0].CLK
clk1 => status4[3].CLK
clk1 => status4[2].CLK
clk1 => status4[1].CLK
clk1 => status4[0].CLK
clk1 => seg[6].CLK
clk1 => seg[5].CLK
clk1 => seg[4].CLK
clk1 => seg[3].CLK
clk1 => seg[2].CLK
clk1 => seg[1].CLK
clk1 => seg[0].CLK
clk1 => seg2[6].CLK
clk1 => seg2[5].CLK
clk1 => seg2[4].CLK
clk1 => seg2[3].CLK
clk1 => seg2[2].CLK
clk1 => seg2[1].CLK
clk1 => seg2[0].CLK
clk1 => seg3[6].CLK
clk1 => seg3[5].CLK
clk1 => seg3[4].CLK
clk1 => seg3[3].CLK
clk1 => seg3[2].CLK
clk1 => seg3[1].CLK
clk1 => seg3[0].CLK
clk1 => seg4[6].CLK
clk1 => seg4[5].CLK
clk1 => seg4[4].CLK
clk1 => seg4[3].CLK
clk1 => seg4[2].CLK
clk1 => seg4[1].CLK
clk1 => seg4[0].CLK
clk1 => status[3].CLK
rst => status1[0].ACLR
rst => status[3].ACLR
rst => status[2].ACLR
rst => status[1].ACLR
rst => status[0].ACLR
rst => seg[6].PRESET
rst => seg[5].PRESET
rst => seg[4].PRESET
rst => seg[3].PRESET
rst => seg[2].PRESET
rst => seg[1].PRESET
rst => seg[0].PRESET
rst => seg2[6].PRESET
rst => seg2[5].PRESET
rst => seg2[4].PRESET
rst => seg2[3].PRESET
rst => seg2[2].PRESET
rst => seg2[1].PRESET
rst => seg2[0].PRESET
rst => seg3[6].PRESET
rst => seg3[5].PRESET
rst => seg3[4].PRESET
rst => seg3[3].PRESET
rst => seg3[2].PRESET
rst => seg3[1].PRESET
rst => seg3[0].PRESET
rst => seg4[6].PRESET
rst => seg4[5].PRESET
rst => seg4[4].PRESET
rst => seg4[3].PRESET
rst => seg4[2].PRESET
rst => seg4[1].PRESET
rst => seg4[0].PRESET
rst => seg1[6]~reg0.PRESET
rst => seg1[5]~reg0.PRESET
rst => seg1[4]~reg0.PRESET
rst => seg1[3]~reg0.PRESET
rst => seg1[2]~reg0.PRESET
rst => seg1[1]~reg0.PRESET
rst => seg1[0]~reg0.PRESET
rst => status1[1].ACLR
rst => com~1.IN1
seg1[0] <= seg1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg1[1] <= seg1[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg1[2] <= seg1[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg1[3] <= seg1[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg1[4] <= seg1[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg1[5] <= seg1[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
seg1[6] <= seg1[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
com1[0] <= com.0001.DB_MAX_OUTPUT_PORT_TYPE
com1[1] <= com.0010.DB_MAX_OUTPUT_PORT_TYPE
com1[2] <= com.0100.DB_MAX_OUTPUT_PORT_TYPE
com1[3] <= com.1000.DB_MAX_OUTPUT_PORT_TYPE


|hao|div:inst
clk => divnum[23].CLK
clk => divnum[22].CLK
clk => divnum[21].CLK
clk => divnum[20].CLK
clk => divnum[19].CLK
clk => divnum[18].CLK
clk => divnum[17].CLK
clk => divnum[16].CLK
clk => divnum[15].CLK
clk => divnum[14].CLK
clk => divnum[13].CLK
clk => divnum[12].CLK
clk => divnum[11].CLK
clk => divnum[10].CLK
clk => divnum[9].CLK
clk => divnum[8].CLK
clk => divnum[7].CLK
clk => divnum[6].CLK
clk => divnum[5].CLK
clk => divnum[4].CLK
clk => divnum[3].CLK
clk => divnum[2].CLK
clk => divnum[1].CLK
clk => divnum[0].CLK
clk => clkout~reg0.CLK
clk => divnum1[14].CLK
clk => divnum1[13].CLK
clk => divnum1[12].CLK
clk => divnum1[11].CLK
clk => divnum1[10].CLK
clk => divnum1[9].CLK
clk => divnum1[8].CLK
clk => divnum1[7].CLK
clk => divnum1[6].CLK
clk => divnum1[5].CLK
clk => divnum1[4].CLK
clk => divnum1[3].CLK
clk => divnum1[2].CLK
clk => divnum1[1].CLK
clk => divnum1[0].CLK
clk => clkg~reg0.CLK
clk => divnum[24].CLK
clkout <= clkout~reg0.DB_MAX_OUTPUT_PORT_TYPE
clkg <= clkg~reg0.DB_MAX_OUTPUT_PORT_TYPE