lcnt8.fit.rpt

这个是用VHDL实现的正负脉宽调制器

;      - lcnt:inst|count[3]  ; 0                 ; ON      ;
; a[0]                       ;                   ;         ;
;      - lcnt:inst|count[0]  ; 0                 ; ON      ;
; a[1]                       ;                   ;         ;
;      - lcnt:inst|count[1]  ; 1                 ; ON      ;
; a[4]                       ;                   ;         ;
;      - lcnt:inst|count[4]  ; 1                 ; ON      ;
; a[5]                       ;                   ;         ;
;      - lcnt:inst|count[5]  ; 1                 ; ON      ;
; a[6]                       ;                   ;         ;
;      - lcnt:inst|count[6]  ; 0                 ; ON      ;
; a[7]                       ;                   ;         ;
;      - lcnt:inst|count[7]  ; 0                 ; ON      ;
+----------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                               ;
+-------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name              ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------------------+---------------+---------+--------------+--------+----------------------+------------------+
; clk               ; PIN_10        ; 16      ; Clock        ; yes    ; Global clock         ; GCLK2            ;
; inst6             ; LC_X11_Y10_N8 ; 17      ; Sync. load   ; no     ; --                   ; --               ;
; lcnt:inst1|cao~66 ; LC_X10_Y10_N2 ; 1       ; Clock        ; no     ; --                   ; --               ;
; lcnt:inst|cao~66  ; LC_X12_Y10_N8 ; 1       ; Async. clear ; no     ; --                   ; --               ;
+-------------------+---------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_10   ; 16      ; Global clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+-------------------------------------------+
; Non-Global High Fan-Out Signals           ;
+---------------------------------+---------+
; Name                            ; Fan-Out ;
+---------------------------------+---------+
; inst6                           ; 17      ;
; lcnt:inst|count[4]~129          ; 3       ;
; lcnt:inst1|count[4]~129         ; 3       ;
; lcnt:inst|count[7]              ; 2       ;
; lcnt:inst|count[6]              ; 2       ;
; lcnt:inst|count[5]              ; 2       ;
; lcnt:inst|count[4]              ; 2       ;
; lcnt:inst|count[1]              ; 2       ;
; lcnt:inst|count[0]              ; 2       ;
; lcnt:inst|count[3]              ; 2       ;
; lcnt:inst|count[2]              ; 2       ;
; lcnt:inst1|count[7]             ; 2       ;
; lcnt:inst1|count[6]             ; 2       ;
; lcnt:inst1|count[5]             ; 2       ;
; lcnt:inst1|count[4]             ; 2       ;
; lcnt:inst1|count[1]             ; 2       ;
; lcnt:inst1|count[0]             ; 2       ;
; lcnt:inst1|count[3]             ; 2       ;
; lcnt:inst1|count[2]             ; 2       ;
; a[7]                            ; 1       ;
; a[6]                            ; 1       ;
; a[5]                            ; 1       ;
; a[4]                            ; 1       ;
; a[1]                            ; 1       ;
; a[0]                            ; 1       ;
; a[3]                            ; 1       ;
; a[2]                            ; 1       ;
; b[7]                            ; 1       ;
; b[6]                            ; 1       ;
; b[5]                            ; 1       ;
; b[4]                            ; 1       ;
; b[1]                            ; 1       ;
; b[0]                            ; 1       ;
; b[3]                            ; 1       ;
; b[2]                            ; 1       ;
; lcnt:inst|cao~66                ; 1       ;
; lcnt:inst|cao~65                ; 1       ;
; lcnt:inst|count[6]~137COUT1_149 ; 1       ;
; lcnt:inst|count[6]~137          ; 1       ;
; lcnt:inst|count[5]~133COUT1_148 ; 1       ;
; lcnt:inst|count[5]~133          ; 1       ;
; lcnt:inst|cao~64                ; 1       ;
; lcnt:inst|count[1]~125COUT1_146 ; 1       ;
; lcnt:inst|count[1]~125          ; 1       ;
; lcnt:inst|count[0]~121COUT1_145 ; 1       ;
; lcnt:inst|count[0]~121          ; 1       ;
; lcnt:inst|count[3]~117COUT1     ; 1       ;
; lcnt:inst|count[3]~117          ; 1       ;
; lcnt:inst|count[2]~113COUT1_147 ; 1       ;
; lcnt:inst|count[2]~113          ; 1       ;
+---------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 25 / 8,840 ( < 1 % )  ;
; Direct links               ; 8 / 11,506 ( < 1 % )  ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; LAB clocks                 ; 1 / 156 ( < 1 % )     ;
; LUT chains                 ; 1 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 29 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 29 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 5.75) ; Number of LABs  (Total = 4) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 1                           ;
; 2                                          ; 1                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 2                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.00) ; Number of LABs  (Total = 4) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 1                           ;
; 1 Clock                            ; 1                           ;
; 1 Sync. load                       ; 1                           ;
; 2 Clocks                           ; 1                           ;
+------------------------------------+-----------------------------+