add8.sim.rpt

来自「这是用VHDL实现的8位加法器」· RPT 代码 · 共 403 行 · 第 1/5 页

; |add8|add4b:inst5|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[1] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[1] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[0] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[0] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|result_node[0]                                ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|result_node[0]                                     ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|result_node[1]                                ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|result_node[1]                                     ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|result_node[2]                                ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|result_node[2]                                     ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|result_node[3]                                ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|result_node[3]                                     ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|result_node[4]                                ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|result_node[4]                                     ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]                   ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]                        ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]~0             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]               ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~0                             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~0                                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~1                             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~1                                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~3                             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~3                                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[3]                   ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[3]                        ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[2]                   ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[2]                        ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[1]                   ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[1]                        ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[3]~2             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[3]~2                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[2]~3             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[2]~3                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[1]~4             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[1]~4                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[4]               ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[4]                    ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[3]               ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[2]               ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[1]               ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~5                             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~5                                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~6                             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~6                                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~7                             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~7                                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~9                             ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~9                                  ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~10                            ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~10                                 ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~11                            ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~11                                 ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~13                            ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~13                                 ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~14                            ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~14                                 ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~15                            ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~15                                 ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~17                            ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~17                                 ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~18                            ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~18                                 ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~19                            ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|_~19                                 ; out0             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[4] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[3] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[3] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[2] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[2] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[1] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[1] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0] ; |add8|add4b:inst5|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|result_node[0]                                 ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|result_node[0]                                      ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|result_node[1]                                 ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|result_node[1]                                      ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|result_node[2]                                 ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|result_node[2]                                      ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|result_node[3]                                 ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|result_node[3]                                      ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|result_node[4]                                 ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|result_node[4]                                      ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]                    ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]                         ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]~0              ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]                ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~1                              ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~1                                   ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[4]~1              ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[4]~1                   ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[3]~2              ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[3]~2                   ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[2]~3              ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[2]~3                   ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[1]~4              ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[1]~4                   ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[4]                ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[4]                     ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[3]                ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[3]                     ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[2]                ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[1]                ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~8                              ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~8                                   ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~9                              ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~9                                   ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~10                             ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~10                                  ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~11                             ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|_~11                                  ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[4]  ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]  ; sout             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[3]  ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]  ; sout             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[2]  ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; sout             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[1]  ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[0]  ; |add8|add4b:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; sout             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_0|result_node[1]                                 ; |add8|add4b:inst|lpm_add_sub:add_rtl_0|result_node[1]                                      ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_0|result_node[2]                                 ; |add8|add4b:inst|lpm_add_sub:add_rtl_0|result_node[2]                                      ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_0|result_node[3]                                 ; |add8|add4b:inst|lpm_add_sub:add_rtl_0|result_node[3]                                      ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_0|result_node[4]                                 ; |add8|add4b:inst|lpm_add_sub:add_rtl_0|result_node[4]                                      ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[3]                    ; |add8|add4b:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[3]                         ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[2]                    ; |add8|add4b:inst|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[2]                         ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[3]~2              ; |add8|add4b:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[3]~2                   ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[2]~3              ; |add8|add4b:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[2]~3                   ; out0             ;
; |add8|add4b:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[1]~4              ; |add8|add4b:inst|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[1]~4                   ; out0             ;