read me.txt

Verilog 下脉冲发生器的源代码

该文件用于前期SVC测试，模拟三相电压,产生3.3ms的脉冲信号

管脚分配：
(JP2_2--IO_B1------a)
(JP2_6--IO_B5------out_a)
(JP2_10--IO_B9------out_b)
(JP2_16--IO_B13------out_c)