pwm.tan.rpt

FPGA下PWM的Verilog 源码

; N/A                                     ; 62.11 MHz ( period = 16.100 ns )                    ; sin_cnt[7]                        ; amp_sin1[7] ; pll_clk    ; pll_clk  ; None                        ; None                      ; 12.700 ns               ;
; N/A                                     ; 62.11 MHz ( period = 16.100 ns )                    ; sin_cnt[4]                        ; amp_sin1[7] ; pll_clk    ; pll_clk  ; None                        ; None                      ; 12.700 ns               ;
; N/A                                     ; 62.11 MHz ( period = 16.100 ns )                    ; sin_cnt[3]                        ; amp_sin1[7] ; pll_clk    ; pll_clk  ; None                        ; None                      ; 12.700 ns               ;
; N/A                                     ; 62.11 MHz ( period = 16.100 ns )                    ; sin_cnt[2]                        ; amp_sin1[7] ; pll_clk    ; pll_clk  ; None                        ; None                      ; 12.700 ns               ;
; N/A                                     ; 62.11 MHz ( period = 16.100 ns )                    ; sin_cnt[1]                        ; amp_sin1[7] ; pll_clk    ; pll_clk  ; None                        ; None                      ; 12.700 ns               ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; sin_cnt[9]                        ; amp_sin1[6] ; pll_clk    ; pll_clk  ; None                        ; None                      ; 12.500 ns               ;
; N/A                                     ; 63.69 MHz ( period = 15.700 ns )                    ; amp_sin1[6]                       ; amp_sin1[6] ; pll_clk    ; pll_clk  ; None                        ; None                      ; 12.300 ns               ;
; N/A                                     ; 64.94 MHz ( period = 15.400 ns )                    ; sin_cnt[8]                        ; amp_sin1[8] ; pll_clk    ; pll_clk  ; None                        ; None                      ; 12.000 ns               ;
; N/A                                     ; 64.94 MHz ( period = 15.400 ns )                    ; sin_cnt[0]                        ; amp_sin1[8] ; pll_clk    ; pll_clk  ; None                        ; None                      ; 12.000 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;             ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; tsu                                                                                           ;
+-------+--------------+------------+------------+-----------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To                                ; To Clock ;
+-------+--------------+------------+------------+-----------------------------------+----------+
; N/A   ; None         ; 26.800 ns  ; div_con[1] ; amp_sin1[3]                       ; pll_clk  ;
; N/A   ; None         ; 26.800 ns  ; div_con[0] ; amp_sin1[3]                       ; pll_clk  ;
; N/A   ; None         ; 26.800 ns  ; div_con[2] ; amp_sin1[3]                       ; pll_clk  ;
; N/A   ; None         ; 26.800 ns  ; div_con[3] ; amp_sin1[3]                       ; pll_clk  ;
; N/A   ; None         ; 25.300 ns  ; div_con[1] ; amp_sin1[4]                       ; pll_clk  ;
; N/A   ; None         ; 25.300 ns  ; div_con[0] ; amp_sin1[4]                       ; pll_clk  ;
; N/A   ; None         ; 25.300 ns  ; div_con[2] ; amp_sin1[4]                       ; pll_clk  ;
; N/A   ; None         ; 25.300 ns  ; div_con[3] ; amp_sin1[4]                       ; pll_clk  ;
; N/A   ; None         ; 24.700 ns  ; div_con[1] ; amp_sin1[1]                       ; pll_clk  ;
; N/A   ; None         ; 24.700 ns  ; div_con[0] ; amp_sin1[1]                       ; pll_clk  ;
; N/A   ; None         ; 24.700 ns  ; div_con[2] ; amp_sin1[1]                       ; pll_clk  ;
; N/A   ; None         ; 24.700 ns  ; div_con[3] ; amp_sin1[1]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[1] ; amp_sin1[0]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[1] ; amp_sin1[5]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[1] ; amp_sin1[2]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[0] ; amp_sin1[0]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[0] ; amp_sin1[5]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[0] ; amp_sin1[2]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[2] ; amp_sin1[0]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[2] ; amp_sin1[5]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[2] ; amp_sin1[2]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[3] ; amp_sin1[0]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[3] ; amp_sin1[5]                       ; pll_clk  ;
; N/A   ; None         ; 24.500 ns  ; div_con[3] ; amp_sin1[2]                       ; pll_clk  ;
; N/A   ; None         ; 21.400 ns  ; div_con[1] ; amp_sin1[6]                       ; pll_clk  ;
; N/A   ; None         ; 21.400 ns  ; div_con[0] ; amp_sin1[6]                       ; pll_clk  ;
; N/A   ; None         ; 21.400 ns  ; div_con[2] ; amp_sin1[6]                       ; pll_clk  ;
; N/A   ; None         ; 21.400 ns  ; div_con[3] ; amp_sin1[6]                       ; pll_clk  ;
; N/A   ; None         ; 15.600 ns  ; div_con[1] ; amp_sin1[7]                       ; pll_clk  ;
; N/A   ; None         ; 15.600 ns  ; div_con[0] ; amp_sin1[7]                       ; pll_clk  ;
; N/A   ; None         ; 15.600 ns  ; div_con[2] ; amp_sin1[7]                       ; pll_clk  ;
; N/A   ; None         ; 15.600 ns  ; div_con[3] ; amp_sin1[7]                       ; pll_clk  ;
; N/A   ; None         ; 14.800 ns  ; div_con[1] ; amp_sin1[8]                       ; pll_clk  ;
; N/A   ; None         ; 14.800 ns  ; div_con[0] ; amp_sin1[8]                       ; pll_clk  ;
; N/A   ; None         ; 14.800 ns  ; div_con[2] ; amp_sin1[8]                       ; pll_clk  ;
; N/A   ; None         ; 14.800 ns  ; div_con[3] ; amp_sin1[8]                       ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[1] ; sin_cnt[6]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[1] ; sin_cnt[5]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[1] ; sin_cnt[8]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[1] ; sin_cnt[7]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[1] ; sin_cnt[9]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[1] ; sin_cnt[4]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[1] ; sin_cnt[3]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[1] ; sin_cnt[2]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[1] ; sin_cnt[1]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[0] ; sin_cnt[6]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[0] ; sin_cnt[5]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[0] ; sin_cnt[8]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[0] ; sin_cnt[7]                        ; pll_clk  ;
; N/A   ; None         ; 14.400 ns  ; div_con[0