myled4.hier_info

四位动态数码管显示数字时钟的分位和秒位。工具：Quartus ii 6.0 语言：VHDL

|myled4
clk => stop_en.CLK
clk => clear_en.CLK
clk => count_en.CLK
clk => \p3:c[0].CLK
clk => \p3:c[1].CLK
clk => \p3:c[2].CLK
clk => \p3:c[3].CLK
clk => y[0]~reg0.CLK
clk => y[1]~reg0.CLK
clk => y[2]~reg0.CLK
clk => y[3]~reg0.CLK
clk => y[4]~reg0.CLK
clk => y[5]~reg0.CLK
clk => y[6]~reg0.CLK
clk => p[0]~reg0.CLK
clk => p[1]~reg0.CLK
clk => p[2]~reg0.CLK
clk => p[3]~reg0.CLK
clk => \a2:n[0].CLK
clk => \a2:n[1].CLK
clk => \a2:n[2].CLK
clk => \a2:n[3].CLK
clk => \a2:n[4].CLK
clk => \a2:n[5].CLK
clk => \a2:n[6].CLK
clk => d[0].CLK
clk => d[1].CLK
clk => d[2].CLK
clk => d[3].CLK
clk => c[0].CLK
clk => c[1].CLK
clk => c[2].CLK
clk => c[3].CLK
clk => b[0].CLK
clk => b[1].CLK
clk => b[2].CLK
clk => b[3].CLK
clk => a[0].CLK
clk => a[1].CLK
clk => a[2].CLK
clk => a[3].CLK
clk => \a1:t[0].CLK
clk => \a1:t[1].CLK
clk => \a1:t[2].CLK
clk => \a1:t[3].CLK
clk => \a1:t[4].CLK
clk => \a1:t[5].CLK
clk => \a1:t[6].CLK
clk => \a1:t[7].CLK
clk => \a1:t[8].CLK
clk => \a1:t[9].CLK
clk => \a1:t[10].CLK
clk => \a1:t[11].CLK
p[0] <= p[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
p[1] <= p[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
p[2] <= p[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
p[3] <= p[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
key[1] => Equal38.IN5
key[1] => Equal39.IN5
key[1] => Equal40.IN5
key[2] => Equal38.IN4
key[2] => Equal39.IN4
key[2] => Equal40.IN4
key[3] => Equal38.IN3
key[3] => Equal39.IN3
key[3] => Equal40.IN3
y[0] <= y[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[1] <= y[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[2] <= y[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[3] <= y[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[4] <= y[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[5] <= y[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
y[6] <= y[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE