adcint.hier_info

用状态机对A/D转换器0809的采样控制电路的实现。工具：Quartus ii 6.0 语言：VHDL

|adcint
d[0] => regl[0].DATAIN
d[1] => regl[1].DATAIN
d[2] => regl[2].DATAIN
d[3] => regl[3].DATAIN
d[4] => regl[4].DATAIN
d[5] => regl[5].DATAIN
d[6] => regl[6].DATAIN
d[7] => regl[7].DATAIN
clk => current_state~0.IN1
eoc => ~NO_FANOUT~
ale <= current_state.st1.DB_MAX_OUTPUT_PORT_TYPE
start <= current_state.st1.DB_MAX_OUTPUT_PORT_TYPE
oe <= oe~0.DB_MAX_OUTPUT_PORT_TYPE
adda <= <VCC>
lock0 <= current_state.st4.DB_MAX_OUTPUT_PORT_TYPE
q[0] <= regl[0].DB_MAX_OUTPUT_PORT_TYPE
q[1] <= regl[1].DB_MAX_OUTPUT_PORT_TYPE
q[2] <= regl[2].DB_MAX_OUTPUT_PORT_TYPE
q[3] <= regl[3].DB_MAX_OUTPUT_PORT_TYPE
q[4] <= regl[4].DB_MAX_OUTPUT_PORT_TYPE
q[5] <= regl[5].DB_MAX_OUTPUT_PORT_TYPE
q[6] <= regl[6].DB_MAX_OUTPUT_PORT_TYPE
q[7] <= regl[7].DB_MAX_OUTPUT_PORT_TYPE