fenpin.hier_info

VHDL语言设计的秒表

|fenpin
clk => enter[30].CLK
clk => enter[29].CLK
clk => enter[28].CLK
clk => enter[27].CLK
clk => enter[26].CLK
clk => enter[25].CLK
clk => enter[24].CLK
clk => enter[23].CLK
clk => enter[22].CLK
clk => enter[21].CLK
clk => enter[20].CLK
clk => enter[19].CLK
clk => enter[18].CLK
clk => enter[17].CLK
clk => enter[16].CLK
clk => enter[15].CLK
clk => enter[14].CLK
clk => enter[13].CLK
clk => enter[12].CLK
clk => enter[11].CLK
clk => enter[10].CLK
clk => enter[9].CLK
clk => enter[8].CLK
clk => enter[7].CLK
clk => enter[6].CLK
clk => enter[5].CLK
clk => enter[4].CLK
clk => enter[3].CLK
clk => enter[2].CLK
clk => enter[1].CLK
clk => enter[0].CLK
clk => enter[31].CLK
newclk <= Equal~0.DB_MAX_OUTPUT_PORT_TYPE