_primary.vhd

来自「这个是一个基于FPGA的数字图像的整数DCT变换程序」· VHDL 代码 · 共 10 行

library verilog;
use verilog.vl_types.all;
entity idtest is
    generic(
        PERIOD          : integer := 100;
        DUTY_CYCLE      : real    := 0.500000;
        OFFSET          : integer := 100
    );
end idtest;