traffic.tan.rpt

这个是用verilog语言编写的基于FPGA的交通灯控制器

; N/A   ; None         ; 7.815 ns   ; LAMPB[0]~reg0 ; LAMPB[0]  ; CLK        ;
; N/A   ; None         ; 7.803 ns   ; numa[2]       ; ACOUNT[2] ; CLK        ;
; N/A   ; None         ; 7.504 ns   ; LAMPB[2]~reg0 ; LAMPB[2]  ; CLK        ;
; N/A   ; None         ; 7.502 ns   ; LAMPA[2]~reg0 ; LAMPA[2]  ; CLK        ;
; N/A   ; None         ; 7.499 ns   ; LAMPB[1]~reg0 ; LAMPB[1]  ; CLK        ;
; N/A   ; None         ; 7.491 ns   ; numa[7]       ; ACOUNT[7] ; CLK        ;
; N/A   ; None         ; 7.486 ns   ; numb[5]       ; BCOUNT[5] ; CLK        ;
; N/A   ; None         ; 7.474 ns   ; LAMPB[3]~reg0 ; LAMPB[3]  ; CLK        ;
; N/A   ; None         ; 7.452 ns   ; numa[5]       ; ACOUNT[5] ; CLK        ;
; N/A   ; None         ; 7.448 ns   ; numb[3]       ; BCOUNT[3] ; CLK        ;
; N/A   ; None         ; 7.445 ns   ; numa[6]       ; ACOUNT[6] ; CLK        ;
; N/A   ; None         ; 7.437 ns   ; numb[7]       ; BCOUNT[7] ; CLK        ;
; N/A   ; None         ; 7.413 ns   ; numb[0]       ; BCOUNT[0] ; CLK        ;
; N/A   ; None         ; 7.402 ns   ; numa[1]       ; ACOUNT[1] ; CLK        ;
; N/A   ; None         ; 7.398 ns   ; LAMPA[3]~reg0 ; LAMPA[3]  ; CLK        ;
; N/A   ; None         ; 7.334 ns   ; LAMPA[1]~reg0 ; LAMPA[1]  ; CLK        ;
; N/A   ; None         ; 7.121 ns   ; numa[0]       ; ACOUNT[0] ; CLK        ;
; N/A   ; None         ; 7.120 ns   ; LAMPA[0]~reg0 ; LAMPA[0]  ; CLK        ;
; N/A   ; None         ; 7.118 ns   ; numa[4]       ; ACOUNT[4] ; CLK        ;
; N/A   ; None         ; 7.034 ns   ; numb[4]       ; BCOUNT[4] ; CLK        ;
; N/A   ; None         ; 7.027 ns   ; numb[6]       ; BCOUNT[6] ; CLK        ;
; N/A   ; None         ; 7.025 ns   ; numb[2]       ; BCOUNT[2] ; CLK        ;
; N/A   ; None         ; 7.020 ns   ; numb[1]       ; BCOUNT[1] ; CLK        ;
+-------+--------------+------------+---------------+-----------+------------+


+---------------------------------------------------------------------------+
; th                                                                        ;
+---------------+-------------+-----------+------+---------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To            ; To Clock ;
+---------------+-------------+-----------+------+---------------+----------+
; N/A           ; None        ; -4.715 ns ; EN   ; counta.010    ; CLK      ;
; N/A           ; None        ; -4.718 ns ; EN   ; LAMPA[0]~reg0 ; CLK      ;
; N/A           ; None        ; -4.720 ns ; EN   ; LAMPA[1]~reg0 ; CLK      ;
; N/A           ; None        ; -4.722 ns ; EN   ; LAMPA[3]~reg0 ; CLK      ;
; N/A           ; None        ; -4.723 ns ; EN   ; counta.100    ; CLK      ;
; N/A           ; None        ; -4.783 ns ; EN   ; LAMPB[0]~reg0 ; CLK      ;
; N/A           ; None        ; -4.785 ns ; EN   ; LAMPB[1]~reg0 ; CLK      ;
; N/A           ; None        ; -4.789 ns ; EN   ; countb.001    ; CLK      ;
; N/A           ; None        ; -4.792 ns ; EN   ; LAMPB[3]~reg0 ; CLK      ;
; N/A           ; None        ; -4.792 ns ; EN   ; countb.000    ; CLK      ;
; N/A           ; None        ; -4.793 ns ; EN   ; countb.011    ; CLK      ;
; N/A           ; None        ; -4.926 ns ; EN   ; numb[3]       ; CLK      ;
; N/A           ; None        ; -4.995 ns ; EN   ; numa[1]       ; CLK      ;
; N/A           ; None        ; -5.114 ns ; EN   ; numb[1]       ; CLK      ;
; N/A           ; None        ; -5.199 ns ; EN   ; LAMPA[2]~reg0 ; CLK      ;
; N/A           ; None        ; -5.199 ns ; EN   ; LAMPB[2]~reg0 ; CLK      ;
; N/A           ; None        ; -5.201 ns ; EN   ; numa[3]       ; CLK      ;
; N/A           ; None        ; -5.376 ns ; EN   ; tempb         ; CLK      ;
; N/A           ; None        ; -5.392 ns ; EN   ; tempa         ; CLK      ;
; N/A           ; None        ; -6.498 ns ; EN   ; numb[0]       ; CLK      ;
; N/A           ; None        ; -6.498 ns ; EN   ; numb[2]       ; CLK      ;
; N/A           ; None        ; -6.677 ns ; EN   ; numb[7]       ; CLK      ;
; N/A           ; None        ; -6.680 ns ; EN   ; numb[5]       ; CLK      ;
; N/A           ; None        ; -7.085 ns ; EN   ; numa[0]       ; CLK      ;
; N/A           ; None        ; -7.085 ns ; EN   ; numa[2]       ; CLK      ;
; N/A           ; None        ; -7.158 ns ; EN   ; numa[6]       ; CLK      ;
; N/A           ; None        ; -7.247 ns ; EN   ; numa[7]       ; CLK      ;
; N/A           ; None        ; -7.448 ns ; EN   ; numb[4]       ; CLK      ;
; N/A           ; None        ; -7.448 ns ; EN   ; numb[6]       ; CLK      ;
; N/A           ; None        ; -7.924 ns ; EN   ; numa[4]       ; CLK      ;
; N/A           ; None        ; -7.924 ns ; EN   ; numa[5]       ; CLK      ;
+---------------+-------------+-----------+------+---------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 5.0 Build 171 11/03/2005 Service Pack 2 SJ Full Version
    Info: Processing started: Mon Jun 02 15:37:14 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off traffic -c traffic --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" has Internal fmax of 177.37 MHz between source register "numa[5]" and destination register "numa[5]" (period= 5.638 ns)
    Info: + Longest register to register delay is 5.377 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y14_N9; Fanout = 5; REG Node = 'numa[5]'
        Info: 2: + IC(0.562 ns) + CELL(0.590 ns) = 1.152 ns; Loc. = LC_X11_Y14_N2; Fanout = 2; COMB Node = 'reduce_nor~54'
        Info: 3: + IC(0.465 ns) + CELL(0.590 ns) = 2.207 ns; Loc. = LC_X11_Y14_N5; Fanout = 2; COMB Node = 'reduce_nor~55'
        Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 2.503 ns; Loc. = LC_X11_Y14_N6; Fanout = 5; COMB Node = 'numa[0]~1615'
        Info: 5: + IC(0.725 ns) + CELL(0.