mult.v

来自「完成ITUR656标准的视频流数据向RGB格式的转换。」· Verilog 代码 · 共 17 行

module mult(clock,clocken,reset,color,color_out);
parameter INSIZE=8;
parameter OUTSIZE=16;
parameter CST_MULT=66;
input clock,clocken,reset;
input [INSIZE-1:0] color;
output reg [OUTSIZE-1:0] color_out;


always@(posedge clock or posedge reset)
begin:color_kcm
if(reset)
 color_out<=0;
else if(clocken)
color_out<=CST_MULT*color;
end
endmodule