📄 paobiao.fit.rpt
字号:
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/《FPGA系统设计与实战》初稿光盘/第3章_实战训练3,4,5/实战训练3 数字跑表/paobiao.pin.
+--------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+----------------------+
; Resource ; Usage ;
+---------------------------------------------+----------------------+
; Total logic elements ; 38 / 5,980 ( < 1 % ) ;
; -- Combinational with no register ; 12 ;
; -- Register only ; 0 ;
; -- Combinational with a register ; 26 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 20 ;
; -- 3 input functions ; 3 ;
; -- 2 input functions ; 3 ;
; -- 1 input functions ; 12 ;
; -- 0 input functions ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 38 ;
; -- arithmetic mode ; 0 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 0 ;
; -- asynchronous clear/load mode ; 26 ;
; ; ;
; Total LABs ; 8 / 598 ( 1 % ) ;
; Logic elements in carry chains ; 0 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 27 / 185 ( 14 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 4 ;
; M4Ks ; 0 / 20 ( 0 % ) ;
; Total memory bits ; 0 / 92,160 ( 0 % ) ;
; Total RAM block bits ; 0 / 92,160 ( 0 % ) ;
; Global clocks ; 4 / 8 ( 50 % ) ;
; Maximum fan-out node ; CLR ;
; Maximum fan-out ; 26 ;
; Total fan-out ; 202 ;
; Average fan-out ; 3.01 ;
+---------------------------------------------+----------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK ; 29 ; 1 ; 0 ; 11 ; 0 ; 9 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; CLR ; 28 ; 1 ; 0 ; 12 ; 2 ; 26 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; PAUSE ; 39 ; 1 ; 0 ; 8 ; 1 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; MH[0] ; 113 ; 4 ; 30 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MH[1] ; 97 ; 4 ; 22 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MH[2] ; 105 ; 4 ; 28 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MH[3] ; 107 ; 4 ; 28 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; ML[0] ; 102 ; 4 ; 26 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; ML[1] ; 106 ; 4 ; 28 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; ML[2] ; 103 ; 4 ; 26 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; ML[3] ; 104 ; 4 ; 26 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MSH[0] ; 74 ; 4 ; 8 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MSH[1] ; 76 ; 4 ; 8 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MSH[2] ; 75 ; 4 ; 8 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MSH[3] ; 78 ; 4 ; 10 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MSL[0] ; 41 ; 1 ; 0 ; 7 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MSL[1] ; 73 ; 4 ; 6 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MSL[2] ; 38 ; 1 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; MSL[3] ; 42 ; 1 ; 0 ; 7 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; SH[0] ; 19 ; 1 ; 0 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; SH[1] ; 21 ; 1 ; 0 ; 14 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; SH[2] ; 233 ; 2 ; 6 ; 21 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; SH[3] ; 20 ; 1 ; 0 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; SL[0] ; 17 ; 1 ; 0 ; 15 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; SL[1] ; 225 ; 2 ; 8 ; 21 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; SL[2] ; 226 ; 2 ; 8 ; 21 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; SL[3] ; 227 ; 2 ; 8 ; 21 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 12 / 44 ( 27 % ) ; 3.3V ; -- ;
; 2 ; 4 / 48 ( 8 % ) ; 3.3V ; -- ;
; 3 ; 0 / 45 ( 0 % ) ; 3.3V ; -- ;
; 4 ; 13 / 48 ( 27 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 2 ; 1 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 3 ; 2 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 4 ; 3 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 5 ; 4 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 6 ; 5 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 7 ; 6 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 8 ; 7 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 10 ; ; ; GND ; gnd ; ; ; -- ; ;
; 11 ; 8 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 12 ; 9 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 13 ; 10 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 14 ; 11 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 15 ; 12 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 16 ; 13 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 17 ; 14 ; 1 ; SL[0] ; output ; LVTTL ; ; Row I/O ; N ;
; 18 ; 15 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 19 ; 16 ; 1 ; SH[0] ; output ; LVTTL ; ; Row I/O ; N ;
; 20 ; 17 ; 1 ; SH[3] ; output ; LVTTL ; ; Row I/O ; N ;
; 21 ; 18 ; 1 ; SH[1] ; output ; LVTTL ; ; Row I/O ; N ;
; 22 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 23 ; 19 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -