2fsk_final.fit.rpt
来自「全数字fsk调制解调的实现 verilog源码」· RPT 代码 · 共 755 行 · 第 1/5 页
RPT
755 行
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 180 ;
; 1 ; 7 ;
; 2 ; 3 ;
; 3 ; 0 ;
; 4 ; 2 ;
; 5 ; 3 ;
; 6 ; 2 ;
; 7 ; 6 ;
; 8 ; 13 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 192 ;
; 1 ; 1 ;
; 2 ; 1 ;
; 3 ; 6 ;
; 4 ; 5 ;
; 5 ; 1 ;
; 6 ; 6 ;
; 7 ; 3 ;
; 8 ; 1 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 180 ;
; 1 ; 8 ;
; 2 ; 5 ;
; 3 ; 4 ;
; 4 ; 2 ;
; 5 ; 10 ;
; 6 ; 3 ;
; 7 ; 2 ;
; 8 ; 2 ;
+----------------------------+----------------+
+------------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+---------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
; A ; 40 / 144 ( 28 % ) ; 0 / 72 ( 0 % ) ; 1 / 72 ( 1 % ) ;
; B ; 20 / 144 ( 14 % ) ; 0 / 72 ( 0 % ) ; 3 / 72 ( 4 % ) ;
; C ; 29 / 144 ( 20 % ) ; 5 / 72 ( 7 % ) ; 4 / 72 ( 6 % ) ;
; D ; 16 / 144 ( 11 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; E ; 12 / 144 ( 8 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; F ; 0 / 144 ( 0 % ) ; 5 / 72 ( 7 % ) ; 0 / 72 ( 0 % ) ;
; Total ; 117 / 864 ( 14 % ) ; 10 / 432 ( 2 % ) ; 8 / 432 ( 2 % ) ;
+-------+---------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; 2 ; 1 / 24 ( 4 % ) ;
; 3 ; 2 / 24 ( 8 % ) ;
; 4 ; 0 / 24 ( 0 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 1 / 24 ( 4 % ) ;
; 8 ; 1 / 24 ( 4 % ) ;
; 9 ; 1 / 24 ( 4 % ) ;
; 10 ; 2 / 24 ( 8 % ) ;
; 11 ; 1 / 24 ( 4 % ) ;
; 12 ; 1 / 24 ( 4 % ) ;
; 13 ; 1 / 24 ( 4 % ) ;
; 14 ; 0 / 24 ( 0 % ) ;
; 15 ; 1 / 24 ( 4 % ) ;
; 16 ; 1 / 24 ( 4 % ) ;
; 17 ; 0 / 24 ( 0 % ) ;
; 18 ; 0 / 24 ( 0 % ) ;
; 19 ; 0 / 24 ( 0 % ) ;
; 20 ; 0 / 24 ( 0 % ) ;
; 21 ; 0 / 24 ( 0 % ) ;
; 22 ; 0 / 24 ( 0 % ) ;
; 23 ; 1 / 24 ( 4 % ) ;
; 24 ; 1 / 24 ( 4 % ) ;
; 25 ; 0 / 24 ( 0 % ) ;
; 26 ; 1 / 24 ( 4 % ) ;
; 27 ; 1 / 24 ( 4 % ) ;
; 28 ; 1 / 24 ( 4 % ) ;
; 29 ; 0 / 24 ( 0 % ) ;
; 30 ; 0 / 24 ( 0 % ) ;
; 31 ; 0 / 24 ( 0 % ) ;
; 32 ; 0 / 24 ( 0 % ) ;
; 33 ; 0 / 24 ( 0 % ) ;
; 34 ; 0 / 24 ( 0 % ) ;
; 35 ; 0 / 24 ( 0 % ) ;
; 36 ; 2 / 24 ( 8 % ) ;
; Total ; 20 / 864 ( 2 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 8 / 48 ( 17 % ) ;
; Total ; 8 / 48 ( 17 % ) ;
+-------+-------------------+
+-------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+-----------------------------------+-------------------------------------------------------------------------+
; Resource ; Usage ;
+-----------------------------------+-------------------------------------------------------------------------+
; Total logic elements ; 194 / 1,728 ( 11 % ) ;
; Registers ; 109 / 1,728 ( 6 % ) ;
; Logic elements in carry chains ; 74 ;
; User inserted logic elements ; 0 ;
; I/O pins ; 26 / 102 ( 25 % ) ;
; -- Clock pins ; 2 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 2 ;
; EABs ; 2 / 6 ( 33 % ) ;
; Total memory bits ; 256 / 24,576 ( 1 % ) ;
; Total RAM block bits ; 8,192 / 24,576 ( 33 % ) ;
; Maximum fan-out node ; div64:inst17|divout ;
; Maximum fan-out ; 41 ;
; Highest non-global fan-out signal ; f1_zb:inst2|lpm_counter:count_rtl_4|alt_counter_f10ke:wysi_counter|q[3] ;
; Highest non-global fan-out ; 80 ;
; Total fan-out ; 617 ;
; Average fan-out ; 2.61 ;
+-----------------------------------+-------------------------------------------------------------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------+--------------+
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?