📄 ring_counter.v
字号:
`timescale 1ns/10psmodule ring_counter(ring_c,clr,enable,rst); input ring_c; input clr; input rst; output enable; reg enable; reg [2:0] ring_counter; always@(negedge ring_c or negedge clr or negedge rst)begin if(rst==0) begin ring_counter <= 3'b000; enable <= 1'b0; end else if(clr==1'b0) begin ring_counter <= 3'b000; enable <= 1'b0; end else if (ring_counter==3'b101) enable <= 1'b1; else ring_counter <= ring_counter+1;endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -