📄 clk_8.txt
字号:
`timescale 1ns/1ps
module clk_8(clk1,clk_8);
input clk1;
output clk_8;
reg clk_8;
reg [3:0] clkDivCnt8=4'b0000;
always @(posedge clk1)
begin
clkDivCnt8 <= clkDivCnt8 + 1;
if (clkDivCnt8==4'b0111)
begin
clk_8<=1'b1;
clkDivCnt8<=4'b0000;
end
else
clk_8<=1'b0;
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -