📄 shzzh.tan.rpt
字号:
; N/A ; None ; 14.132 ns ; fs[1] ; n5 ;
; N/A ; None ; 14.130 ns ; ms[1] ; n6 ;
; N/A ; None ; 14.130 ns ; fs[1] ; n3 ;
; N/A ; None ; 14.124 ns ; ms[3] ; n6 ;
; N/A ; None ; 14.122 ns ; fs[1] ; n6 ;
; N/A ; None ; 13.797 ns ; mg[3] ; n1 ;
; N/A ; None ; 13.791 ns ; mg[3] ; n0 ;
; N/A ; None ; 13.620 ns ; mg[3] ; n2 ;
; N/A ; None ; 13.616 ns ; mg[3] ; n5 ;
; N/A ; None ; 13.606 ns ; mg[3] ; n6 ;
; N/A ; None ; 13.554 ns ; ms[2] ; n4 ;
; N/A ; None ; 13.541 ns ; sg[1] ; n4 ;
; N/A ; None ; 13.436 ns ; fg[0] ; n4 ;
; N/A ; None ; 13.423 ns ; ms[2] ; n1 ;
; N/A ; None ; 13.422 ns ; ms[2] ; n0 ;
; N/A ; None ; 13.411 ns ; sg[1] ; n1 ;
; N/A ; None ; 13.404 ns ; sg[1] ; n0 ;
; N/A ; None ; 13.308 ns ; fg[0] ; n0 ;
; N/A ; None ; 13.299 ns ; fg[0] ; n1 ;
; N/A ; None ; 13.292 ns ; mg[2] ; n4 ;
; N/A ; None ; 13.291 ns ; sg[3] ; n1 ;
; N/A ; None ; 13.289 ns ; sg[2] ; n4 ;
; N/A ; None ; 13.285 ns ; sg[3] ; n0 ;
; N/A ; None ; 13.269 ns ; ss[3] ; n1 ;
; N/A ; None ; 13.263 ns ; ss[3] ; n0 ;
; N/A ; None ; 13.248 ns ; ms[2] ; n3 ;
; N/A ; None ; 13.247 ns ; ms[2] ; n2 ;
; N/A ; None ; 13.242 ns ; ms[2] ; n5 ;
; N/A ; None ; 13.238 ns ; ms[2] ; n6 ;
; N/A ; None ; 13.234 ns ; sg[1] ; n2 ;
; N/A ; None ; 13.229 ns ; sg[1] ; n5 ;
; N/A ; None ; 13.227 ns ; sg[1] ; n3 ;
; N/A ; None ; 13.219 ns ; sg[1] ; n6 ;
; N/A ; None ; 13.192 ns ; sg[0] ; n4 ;
; N/A ; None ; 13.179 ns ; fg[3] ; n1 ;
; N/A ; None ; 13.173 ns ; fg[3] ; n0 ;
; N/A ; None ; 13.161 ns ; mg[2] ; n1 ;
; N/A ; None ; 13.160 ns ; mg[2] ; n0 ;
; N/A ; None ; 13.158 ns ; sg[2] ; n1 ;
; N/A ; None ; 13.157 ns ; sg[2] ; n0 ;
; N/A ; None ; 13.135 ns ; fg[0] ; n3 ;
; N/A ; None ; 13.126 ns ; fg[0] ; n6 ;
; N/A ; None ; 13.126 ns ; fg[0] ; n2 ;
; N/A ; None ; 13.122 ns ; mg[0] ; n4 ;
; N/A ; None ; 13.114 ns ; sg[3] ; n2 ;
; N/A ; None ; 13.113 ns ; fg[0] ; n5 ;
; N/A ; None ; 13.110 ns ; sg[3] ; n5 ;
; N/A ; None ; 13.100 ns ; sg[3] ; n6 ;
; N/A ; None ; 13.092 ns ; ss[3] ; n2 ;
; N/A ; None ; 13.088 ns ; ss[3] ; n5 ;
; N/A ; None ; 13.086 ns ; fs[2] ; n4 ;
; N/A ; None ; 13.078 ns ; ss[3] ; n6 ;
; N/A ; None ; 13.078 ns ; ss[2] ; n4 ;
; N/A ; None ; 13.064 ns ; sg[0] ; n0 ;
; N/A ; None ; 13.055 ns ; sg[0] ; n1 ;
; N/A ; None ; 13.002 ns ; fg[3] ; n2 ;
; N/A ; None ; 12.998 ns ; fg[3] ; n5 ;
; N/A ; None ; 12.994 ns ; mg[0] ; n0 ;
; N/A ; None ; 12.988 ns ; fg[3] ; n6 ;
; N/A ; None ; 12.986 ns ; mg[2] ; n3 ;
; N/A ; None ; 12.985 ns ; mg[2] ; n2 ;
; N/A ; None ; 12.985 ns ; mg[0] ; n1 ;
; N/A ; None ; 12.983 ns ; sg[2] ; n3 ;
; N/A ; None ; 12.982 ns ; sg[2] ; n2 ;
; N/A ; None ; 12.980 ns ; mg[2] ; n5 ;
; N/A ; None ; 12.977 ns ; sg[2] ; n5 ;
; N/A ; None ; 12.976 ns ; mg[2] ; n6 ;
; N/A ; None ; 12.973 ns ; sg[2] ; n6 ;
; N/A ; None ; 12.959 ns ; fs[3] ; n1 ;
; N/A ; None ; 12.955 ns ; fs[2] ; n1 ;
; N/A ; None ; 12.954 ns ; fs[2] ; n0 ;
; N/A ; None ; 12.953 ns ; fs[3] ; n0 ;
; N/A ; None ; 12.947 ns ; ss[2] ; n1 ;
; N/A ; None ; 12.946 ns ; ss[2] ; n0 ;
; N/A ; None ; 12.943 ns ; ss[0] ; n4 ;
; N/A ; None ; 12.891 ns ; sg[0] ; n3 ;
; N/A ; None ; 12.885 ns ; fs[0] ; n4 ;
; N/A ; None ; 12.882 ns ; sg[0] ; n6 ;
; N/A ; None ; 12.882 ns ; sg[0] ; n2 ;
; N/A ; None ; 12.869 ns ; sg[0] ; n5 ;
; N/A ; None ; 12.821 ns ; mg[0] ; n3 ;
; N/A ; None ; 12.815 ns ; ss[0] ; n0 ;
; N/A ; None ; 12.812 ns ; mg[0] ; n6 ;
; N/A ; None ; 12.812 ns ; mg[0] ; n2 ;
; N/A ; None ; 12.806 ns ; ss[0] ; n1 ;
; N/A ; None ; 12.799 ns ; mg[0] ; n5 ;
; N/A ; None ; 12.782 ns ; fs[3] ; n2 ;
; N/A ; None ; 12.780 ns ; fs[2] ; n3 ;
; N/A ; None ; 12.779 ns ; fs[2] ; n2 ;
; N/A ; None ; 12.778 ns ; fs[3] ; n5 ;
; N/A ; None ; 12.774 ns ; fs[2] ; n5 ;
; N/A ; None ; 12.772 ns ; ss[2] ; n3 ;
; N/A ; None ; 12.771 ns ; ss[2] ; n2 ;
; N/A ; None ; 12.770 ns ; fs[2] ; n6 ;
; N/A ; None ; 12.768 ns ; fs[3] ; n6 ;
; N/A ; None ; 12.766 ns ; ss[2] ; n5 ;
; N/A ; None ; 12.762 ns ; ss[2] ; n6 ;
; N/A ; None ; 12.757 ns ; fs[0] ; n0 ;
; N/A ; None ; 12.748 ns ; fs[0] ; n1 ;
; N/A ; None ; 12.642 ns ; ss[0] ; n3 ;
; N/A ; None ; 12.633 ns ; ss[0] ; n6 ;
; N/A ; None ; 12.633 ns ; ss[0] ; n2 ;
; N/A ; None ; 12.620 ns ; ss[0] ; n5 ;
; N/A ; None ; 12.584 ns ; fs[0] ; n3 ;
; N/A ; None ; 12.575 ns ; fs[0] ; n6 ;
; N/A ; None ; 12.575 ns ; fs[0] ; n2 ;
; N/A ; None ; 12.562 ns ; fs[0] ; n5 ;
; N/A ; None ; 12.533 ns ; ms[0] ; n4 ;
; N/A ; None ; 12.405 ns ; ms[0] ; n0 ;
; N/A ; None ; 12.396 ns ; ms[0] ; n1 ;
; N/A ; None ; 12.232 ns ; ms[0] ; n3 ;
; N/A ; None ; 12.223 ns ; ms[0] ; n6 ;
; N/A ; None ; 12.223 ns ; ms[0] ; n2 ;
; N/A ; None ; 12.210 ns ; ms[0] ; n5 ;
; N/A ; None ; 10.394 ns ; fg[2] ; n4 ;
; N/A ; None ; 10.263 ns ; fg[2] ; n1 ;
; N/A ; None ; 10.262 ns ; fg[2] ; n0 ;
; N/A ; None ; 10.088 ns ; fg[2] ; n3 ;
; N/A ; None ; 10.087 ns ; fg[2] ; n2 ;
; N/A ; None ; 10.082 ns ; fg[2] ; n5 ;
; N/A ; None ; 10.078 ns ; fg[2] ; n6 ;
+-------+-------------------+-----------------+-------+----+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
Info: Processing started: Wed Mar 29 19:12:54 2006
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off shzzh -c shzzh --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
Info: Assuming node "1khz" is an undefined clock
Info: Clock "1khz" Internal fmax is restricted to 275.03 MHz between source register "74160:inst|6" and destination register "74160:inst|8"
Info: fmax restricted to Clock High delay (1.818 ns) plus Clock Low delay (1.818 ns) : restricted to 3.636 ns. Expand message to see actual delay path.
Info: + Longest register to register delay is 1.287 ns
Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y26_N5; Fanout = 18; REG Node = '74160:inst|6'
Info: 2: + IC(0.680 ns) + CELL(0.607 ns) = 1.287 ns; Loc. = LC_X6_Y26_N3; Fanout = 12; REG Node = '74160:inst|8'
Info: Total cell delay = 0.607 ns ( 47.16 % )
Info: Total interconnect delay = 0.680 ns ( 52.84 % )
Info: - Smallest clock skew is 0.000 ns
Info: + Shortest clock path from clock "1khz" to destination register is 3.245 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 3; CLK Node = '1khz'
Info: 2: + IC(1.065 ns) + CELL(0.711 ns) = 3.245 ns; Loc. = LC_X6_Y26_N3; Fanout = 12; REG Node = '74160:inst|8'
Info: Total cell delay = 2.180 ns ( 67.18 % )
Info: Total interconnect delay = 1.065 ns ( 32.82 % )
Info: - Longest clock path from clock "1khz" to source register is 3.245 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 3; CLK Node = '1khz'
Info: 2: + IC(1.065 ns) + CELL(0.711 ns) = 3.245 ns; Loc. = LC_X6_Y26_N5; Fanout = 18; REG Node = '74160:inst|6'
Info: Total cell delay = 2.180 ns ( 67.18 % )
Info: Total interconnect delay = 1.065 ns ( 32.82 % )
Info: + Micro clock to output delay of source is 0.224 ns
Info: + Micro setup delay of destination is 0.037 ns
Info: tco from clock "1khz" to destination pin "n4" through register "74160:inst|6" is 14.016 ns
Info: + Longest clock path from clock "1khz" to source register is 3.245 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_29; Fanout = 3; CLK Node = '1khz'
Info: 2: + IC(1.065 ns) + CELL(0.711 ns) = 3.245 ns; Loc. = LC_X6_Y26_N5; Fanout = 18; REG Node = '74160:inst|6'
Info: Total cell delay = 2.180 ns ( 67.18 % )
Info: Total interconnect delay = 1.065 ns ( 32.82 % )
Info: + Micro clock to output delay of source is 0.224 ns
Info: + Longest register to pin delay is 10.547 ns
Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y26_N5; Fanout = 18; REG Node = '74160:inst|6'
Info: 2: + IC(1.998 ns) + CELL(0.442 ns) = 2.440 ns; Loc. = LC_X1_Y24_N3; Fanout = 1; COMB Node = '74151:inst6|f74151:sub|81~134'
Info: 3: + IC(0.420 ns) + CELL(0.114 ns) = 2.974 ns; Loc. = LC_X1_Y24_N6; Fanout = 1; COMB Node = '74151:inst6|f74151:sub|81~135'
Info: 4: + IC(1.493 ns) + CELL(0.590 ns) = 5.057 ns; Loc. = LC_X6_Y26_N9; Fanout = 7; COMB Node = '74151:inst6|f74151:sub|81~137'
Info: 5: + IC(1.239 ns) + CELL(0.590 ns) = 6.886 ns; Loc. = LC_X4_Y26_N4; Fanout = 1; COMB Node = '7447:inst9|85'
Info: 6: + IC(1.553 ns) + CELL(2.108 ns) = 10.547 ns; Loc. = PIN_239; Fanout = 0; PIN Node = 'n4'
Info: Total cell delay = 3.844 ns ( 36.45 % )
Info: Total interconnect delay = 6.703 ns ( 63.55 % )
Info: Longest tpd from source pin "mg[1]" to destination pin "n4" is 14.777 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_5; Fanout = 1; PIN Node = 'mg[1]'
Info: 2: + IC(5.087 ns) + CELL(0.114 ns) = 6.670 ns; Loc. = LC_X1_Y24_N3; Fanout = 1; COMB Node = '74151:inst6|f74151:sub|81~134'
Info: 3: + IC(0.420 ns) + CELL(0.114 ns) = 7.204 ns; Loc. = LC_X1_Y24_N6; Fanout = 1; COMB Node = '74151:inst6|f74151:sub|81~135'
Info: 4: + IC(1.493 ns) + CELL(0.590 ns) = 9.287 ns; Loc. = LC_X6_Y26_N9; Fanout = 7; COMB Node = '74151:inst6|f74151:sub|81~137'
Info: 5: + IC(1.239 ns) + CELL(0.590 ns) = 11.116 ns; Loc. = LC_X4_Y26_N4; Fanout = 1; COMB Node = '7447:inst9|85'
Info: 6: + IC(1.553 ns) + CELL(2.108 ns) = 14.777 ns; Loc. = PIN_239; Fanout = 0; PIN Node = 'n4'
Info: Total cell delay = 4.985 ns ( 33.73 % )
Info: Total interconnect delay = 9.792 ns ( 66.27 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 1 warning
Info: Processing ended: Wed Mar 29 19:12:55 2006
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -