📄 shzzh.tan.rpt
字号:
Timing Analyzer report for shzzh
Wed Mar 29 19:12:55 2006
Version 5.0 Build 148 04/26/2005 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. Clock Settings Summary
5. Clock Setup: '1khz'
6. tco
7. tpd
8. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+--------------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+--------------+------------+----------+--------------+
; Worst-case tco ; N/A ; None ; 14.016 ns ; 74160:inst|6 ; n4 ; 1khz ; ; 0 ;
; Worst-case tpd ; N/A ; None ; 14.777 ns ; mg[1] ; n4 ; ; ; 0 ;
; Clock Setup: '1khz' ; N/A ; None ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; 74160:inst|6 ; 74160:inst|8 ; 1khz ; 1khz ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+--------------+------------+----------+--------------+
+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP1C12Q240C8 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; 1khz ; ; User Pin ; NONE ; 0.000 ns ; 0.000 ns ; NONE ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: '1khz' ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; 74160:inst|6 ; 74160:inst|8 ; 1khz ; 1khz ; None ; None ; 1.287 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; 74160:inst|6 ; 74160:inst|7 ; 1khz ; 1khz ; None ; None ; 1.279 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; 74160:inst|7 ; 74160:inst|8 ; 1khz ; 1khz ; None ; None ; 1.116 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; 74160:inst|7 ; 74160:inst|7 ; 1khz ; 1khz ; None ; None ; 1.110 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; 74160:inst|8 ; 74160:inst|7 ; 1khz ; 1khz ; None ; None ; 1.032 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; 74160:inst|8 ; 74160:inst|8 ; 1khz ; 1khz ; None ; None ; 1.023 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; 74160:inst|6 ; 74160:inst|6 ; 1khz ; 1khz ; None ; None ; 0.987 ns ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+--------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+--------------+----+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+--------------+----+------------+
; N/A ; None ; 14.016 ns ; 74160:inst|6 ; n4 ; 1khz ;
; N/A ; None ; 13.910 ns ; 74160:inst|7 ; n4 ; 1khz ;
; N/A ; None ; 13.886 ns ; 74160:inst|6 ; n1 ; 1khz ;
; N/A ; None ; 13.879 ns ; 74160:inst|6 ; n0 ; 1khz ;
; N/A ; None ; 13.780 ns ; 74160:inst|7 ; n1 ; 1khz ;
; N/A ; None ; 13.773 ns ; 74160:inst|7 ; n0 ; 1khz ;
; N/A ; None ; 13.709 ns ; 74160:inst|6 ; n2 ; 1khz ;
; N/A ; None ; 13.704 ns ; 74160:inst|6 ; n5 ; 1khz ;
; N/A ; None ; 13.702 ns ; 74160:inst|6 ; n3 ; 1khz ;
; N/A ; None ; 13.694 ns ; 74160:inst|6 ; n6 ; 1khz ;
; N/A ; None ; 13.603 ns ; 74160:inst|7 ; n2 ; 1khz ;
; N/A ; None ; 13.598 ns ; 74160:inst|7 ; n5 ; 1khz ;
; N/A ; None ; 13.596 ns ; 74160:inst|7 ; n3 ; 1khz ;
; N/A ; None ; 13.588 ns ; 74160:inst|7 ; n6 ; 1khz ;
; N/A ; None ; 10.101 ns ; 74160:inst|8 ; n4 ; 1khz ;
; N/A ; None ; 9.971 ns ; 74160:inst|8 ; n1 ; 1khz ;
; N/A ; None ; 9.964 ns ; 74160:inst|8 ; n0 ; 1khz ;
; N/A ; None ; 9.794 ns ; 74160:inst|8 ; n2 ; 1khz ;
; N/A ; None ; 9.789 ns ; 74160:inst|8 ; n5 ; 1khz ;
; N/A ; None ; 9.787 ns ; 74160:inst|8 ; n3 ; 1khz ;
; N/A ; None ; 9.779 ns ; 74160:inst|8 ; n6 ; 1khz ;
; N/A ; None ; 8.585 ns ; 74160:inst|6 ; m5 ; 1khz ;
; N/A ; None ; 8.393 ns ; 74160:inst|7 ; m5 ; 1khz ;
; N/A ; None ; 8.292 ns ; 74160:inst|8 ; m5 ; 1khz ;
; N/A ; None ; 8.257 ns ; 74160:inst|6 ; m0 ; 1khz ;
; N/A ; None ; 8.250 ns ; 74160:inst|6 ; m4 ; 1khz ;
; N/A ; None ; 8.070 ns ; 74160:inst|7 ; m4 ; 1khz ;
; N/A ; None ; 8.066 ns ; 74160:inst|7 ; m0 ; 1khz ;
; N/A ; None ; 7.985 ns ; 74160:inst|8 ; m4 ; 1khz ;
; N/A ; None ; 7.969 ns ; 74160:inst|8 ; m0 ; 1khz ;
; N/A ; None ; 7.947 ns ; 74160:inst|6 ; m3 ; 1khz ;
; N/A ; None ; 7.946 ns ; 74160:inst|6 ; m1 ; 1khz ;
; N/A ; None ; 7.924 ns ; 74160:inst|6 ; m2 ; 1khz ;
; N/A ; None ; 7.755 ns ; 74160:inst|7 ; m3 ; 1khz ;
; N/A ; None ; 7.754 ns ; 74160:inst|7 ; m1 ; 1khz ;
; N/A ; None ; 7.739 ns ; 74160:inst|7 ; m2 ; 1khz ;
; N/A ; None ; 7.654 ns ; 74160:inst|8 ; m3 ; 1khz ;
; N/A ; None ; 7.654 ns ; 74160:inst|8 ; m2 ; 1khz ;
; N/A ; None ; 7.652 ns ; 74160:inst|8 ; m1 ; 1khz ;
+-------+--------------+------------+--------------+----+------------+
+----------------------------------------------------------+
; tpd ;
+-------+-------------------+-----------------+-------+----+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-------+-------------------+-----------------+-------+----+
; N/A ; None ; 14.777 ns ; mg[1] ; n4 ;
; N/A ; None ; 14.647 ns ; mg[1] ; n1 ;
; N/A ; None ; 14.640 ns ; mg[1] ; n0 ;
; N/A ; None ; 14.541 ns ; ss[1] ; n4 ;
; N/A ; None ; 14.501 ns ; fg[1] ; n4 ;
; N/A ; None ; 14.470 ns ; mg[1] ; n2 ;
; N/A ; None ; 14.465 ns ; mg[1] ; n5 ;
; N/A ; None ; 14.463 ns ; mg[1] ; n3 ;
; N/A ; None ; 14.455 ns ; mg[1] ; n6 ;
; N/A ; None ; 14.452 ns ; ms[1] ; n4 ;
; N/A ; None ; 14.444 ns ; fs[1] ; n4 ;
; N/A ; None ; 14.411 ns ; ss[1] ; n1 ;
; N/A ; None ; 14.404 ns ; ss[1] ; n0 ;
; N/A ; None ; 14.371 ns ; fg[1] ; n1 ;
; N/A ; None ; 14.364 ns ; fg[1] ; n0 ;
; N/A ; None ; 14.322 ns ; ms[1] ; n1 ;
; N/A ; None ; 14.315 ns ; ms[3] ; n1 ;
; N/A ; None ; 14.315 ns ; ms[1] ; n0 ;
; N/A ; None ; 14.314 ns ; fs[1] ; n1 ;
; N/A ; None ; 14.309 ns ; ms[3] ; n0 ;
; N/A ; None ; 14.307 ns ; fs[1] ; n0 ;
; N/A ; None ; 14.234 ns ; ss[1] ; n2 ;
; N/A ; None ; 14.229 ns ; ss[1] ; n5 ;
; N/A ; None ; 14.227 ns ; ss[1] ; n3 ;
; N/A ; None ; 14.219 ns ; ss[1] ; n6 ;
; N/A ; None ; 14.194 ns ; fg[1] ; n2 ;
; N/A ; None ; 14.189 ns ; fg[1] ; n5 ;
; N/A ; None ; 14.187 ns ; fg[1] ; n3 ;
; N/A ; None ; 14.179 ns ; fg[1] ; n6 ;
; N/A ; None ; 14.145 ns ; ms[1] ; n2 ;
; N/A ; None ; 14.140 ns ; ms[1] ; n5 ;
; N/A ; None ; 14.138 ns ; ms[1] ; n3 ;
; N/A ; None ; 14.138 ns ; ms[3] ; n2 ;
; N/A ; None ; 14.137 ns ; fs[1] ; n2 ;
; N/A ; None ; 14.134 ns ; ms[3] ; n5 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -