dial1.hier_info

FPGA开发板配套VHDL代码。芯片为Mars EP1C6F。一些接口通信的源码。包括7段数码管、I2C通讯等。

|DIAL1
clk => cnt_scan[14].CLK
clk => cnt_scan[13].CLK
clk => cnt_scan[12].CLK
clk => cnt_scan[11].CLK
clk => cnt_scan[10].CLK
clk => cnt_scan[9].CLK
clk => cnt_scan[8].CLK
clk => cnt_scan[7].CLK
clk => cnt_scan[6].CLK
clk => cnt_scan[5].CLK
clk => cnt_scan[4].CLK
clk => cnt_scan[3].CLK
clk => cnt_scan[2].CLK
clk => cnt_scan[1].CLK
clk => cnt_scan[0].CLK
clk => cnt_scan[15].CLK
rst => cnt_scan[14].ACLR
rst => cnt_scan[13].ACLR
rst => cnt_scan[12].ACLR
rst => cnt_scan[11].ACLR
rst => cnt_scan[10].ACLR
rst => cnt_scan[9].ACLR
rst => cnt_scan[8].ACLR
rst => cnt_scan[7].ACLR
rst => cnt_scan[6].ACLR
rst => cnt_scan[5].ACLR
rst => cnt_scan[4].ACLR
rst => cnt_scan[3].ACLR
rst => cnt_scan[2].ACLR
rst => cnt_scan[1].ACLR
rst => cnt_scan[0].ACLR
rst => en_xhdl[0].ACLR
rst => cnt_scan[15].ACLR
rst => en_xhdl[1].PRESET
datain[0] => data4[0].DATAB
datain[1] => data4[1].DATAB
datain[2] => data4[2].DATAB
datain[3] => data4[3].DATAB
datain[4] => data4[0].DATAA
datain[5] => data4[1].DATAA
datain[6] => data4[2].DATAA
datain[7] => data4[3].DATAA
dataout[0] <= <VCC>
dataout[1] <= Mux~6.DB_MAX_OUTPUT_PORT_TYPE
dataout[2] <= Mux~5.DB_MAX_OUTPUT_PORT_TYPE
dataout[3] <= Mux~4.DB_MAX_OUTPUT_PORT_TYPE
dataout[4] <= Mux~3.DB_MAX_OUTPUT_PORT_TYPE
dataout[5] <= Mux~2.DB_MAX_OUTPUT_PORT_TYPE
dataout[6] <= Mux~1.DB_MAX_OUTPUT_PORT_TYPE
dataout[7] <= Mux~0.DB_MAX_OUTPUT_PORT_TYPE
en[0] <= en_xhdl[0].DB_MAX_OUTPUT_PORT_TYPE
en[1] <= en_xhdl[1].DB_MAX_OUTPUT_PORT_TYPE