gequ.hier_info

梁祝歌曲

|Block1
spk <= spk:inst5.SPK
clk => gequ:inst1.clockin
clk => clockdiv4:inst.clockin


|Block1|spk:inst5
clk_6MHZ => origin[13].CLK
clk_6MHZ => origin[12].CLK
clk_6MHZ => origin[11].CLK
clk_6MHZ => origin[10].CLK
clk_6MHZ => origin[9].CLK
clk_6MHZ => origin[8].CLK
clk_6MHZ => origin[7].CLK
clk_6MHZ => origin[6].CLK
clk_6MHZ => origin[5].CLK
clk_6MHZ => origin[4].CLK
clk_6MHZ => origin[3].CLK
clk_6MHZ => origin[2].CLK
clk_6MHZ => origin[1].CLK
clk_6MHZ => origin[0].CLK
clk_6MHZ => sp.CLK
CLK_4HZ => CNT[5].CLK
CLK_4HZ => CNT[4].CLK
CLK_4HZ => CNT[3].CLK
CLK_4HZ => CNT[2].CLK
CLK_4HZ => CNT[1].CLK
CLK_4HZ => CNT[0].CLK
CLK_4HZ => HML[11].CLK
CLK_4HZ => HML[10].CLK
CLK_4HZ => HML[9].CLK
CLK_4HZ => HML[8].CLK
CLK_4HZ => HML[7].CLK
CLK_4HZ => HML[6].CLK
CLK_4HZ => HML[5].CLK
CLK_4HZ => HML[4].CLK
CLK_4HZ => HML[3].CLK
CLK_4HZ => HML[2].CLK
CLK_4HZ => HML[1].CLK
CLK_4HZ => HML[0].CLK
CLK_4HZ => DIVIDER[13].CLK
CLK_4HZ => DIVIDER[12].CLK
CLK_4HZ => DIVIDER[11].CLK
CLK_4HZ => DIVIDER[10].CLK
CLK_4HZ => DIVIDER[9].CLK
CLK_4HZ => DIVIDER[8].CLK
CLK_4HZ => DIVIDER[7].CLK
CLK_4HZ => DIVIDER[6].CLK
CLK_4HZ => DIVIDER[5].CLK
CLK_4HZ => DIVIDER[4].CLK
CLK_4HZ => DIVIDER[3].CLK
CLK_4HZ => DIVIDER[2].CLK
CLK_4HZ => DIVIDER[1].CLK
CLK_4HZ => DIVIDER[0].CLK
SPK <= SPK~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Block1|gequ:inst1
clockin => \count:counter[1].CLK
clockin => \count:counter[0].CLK
clockin => clock_int.CLK
clockout <= clock_int.DB_MAX_OUTPUT_PORT_TYPE


|Block1|clockdiv4:inst
clockin => \count:counter[22].CLK
clockin => \count:counter[21].CLK
clockin => \count:counter[20].CLK
clockin => \count:counter[19].CLK
clockin => \count:counter[18].CLK
clockin => \count:counter[17].CLK
clockin => \count:counter[16].CLK
clockin => \count:counter[15].CLK
clockin => \count:counter[14].CLK
clockin => \count:counter[13].CLK
clockin => \count:counter[12].CLK
clockin => \count:counter[11].CLK
clockin => \count:counter[10].CLK
clockin => \count:counter[9].CLK
clockin => \count:counter[8].CLK
clockin => \count:counter[7].CLK
clockin => \count:counter[6].CLK
clockin => \count:counter[5].CLK
clockin => \count:counter[4].CLK
clockin => \count:counter[3].CLK
clockin => \count:counter[2].CLK
clockin => \count:counter[1].CLK
clockin => \count:counter[0].CLK
clockin => clock_int.CLK
clockout <= clock_int.DB_MAX_OUTPUT_PORT_TYPE