📄 boothsmul.map.rpt
字号:
+---------------------------------------------+----------+
; Resource ; Usage ;
+---------------------------------------------+----------+
; Total logic elements ; 2307 ;
; -- Combinational with no register ; 2259 ;
; -- Register only ; 1 ;
; -- Combinational with a register ; 47 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 1059 ;
; -- 3 input functions ; 1152 ;
; -- 2 input functions ; 95 ;
; -- 1 input functions ; 0 ;
; -- 0 input functions ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 1202 ;
; -- arithmetic mode ; 1105 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 47 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total registers ; 48 ;
; Total logic cells in carry chains ; 1153 ;
; I/O pins ; 97 ;
; Maximum fan-out node ; Add0~357 ;
; Maximum fan-out ; 97 ;
; Total fan-out ; 8049 ;
; Average fan-out ; 3.35 ;
+---------------------------------------------+----------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; |Boothsmul ; 2307 (2307) ; 48 ; 0 ; 97 ; 0 ; 2259 (2259) ; 1 (1) ; 47 (47) ; 1153 (1153) ; 0 (0) ; |Boothsmul ; work ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+-------------------------------------------------------------+
; Registers Removed During Synthesis ;
+---------------------------------------+---------------------+
; Register name ; Reason for Removal ;
+---------------------------------------+---------------------+
; acc[46] ; Merged with acc[47] ;
; Total Number of Removed Registers = 1 ; ;
+---------------------------------------+---------------------+
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 48 ;
; Number of registers using Synchronous Clear ; 0 ;
; Number of registers using Synchronous Load ; 47 ;
; Number of registers using Asynchronous Clear ; 0 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 0 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed) ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~33 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~90 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~128 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~171 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~226 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~279 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~313 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~382 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~430 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~478 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~526 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~574 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~622 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~667 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~718 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~766 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~814 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~862 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~910 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~958 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~993 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~1052 ;
; 3:1 ; 23 bits ; 46 LEs ; 46 LEs ; 0 LEs ; No ; |Boothsmul|acc~1082 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |Boothsmul ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type ;
+----------------+-------+--------------------------------------------------+
; n ; 24 ; Signed Integer ;
; nn ; 48 ; Signed Integer ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".
+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
Info: Version 7.1 Build 156 04/30/2007 SJ Web Edition
Info: Processing started: Tue Apr 10 06:51:32 2007
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Boothsmul -c Boothsmul
Info: Found 2 design units, including 1 entities, in source file Boothsmul.vhd
Info: Found design unit 1: Boothsmul-beh
Info: Found entity 1: Boothsmul
Info: Elaborating entity "Boothsmul" for the top level hierarchy
Info: Duplicate registers merged to single register
Info: Duplicate register "acc[46]" merged to single register "acc[47]"
Info: Implemented 2404 device resources after synthesis - the final resource count might be different
Info: Implemented 49 input pins
Info: Implemented 48 output pins
Info: Implemented 2307 logic cells
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 0 warnings
Info: Allocated 149 megabytes of memory during processing
Info: Processing ended: Tue Apr 10 06:51:58 2007
Info: Elapsed time: 00:00:26
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -