traffic_light.tan.rpt

CPLD控制交通灯程序

; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk4m           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk4m'                                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                        ; To                          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[1]     ; fenei:inst8|numb[3]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[4]     ; fenei:inst8|numb[3]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[3]     ; fenei:inst8|numb[3]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[2]     ; fenei:inst8|numb[3]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[1]     ; fenei:inst2|numb[3]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[3]     ; fenei:inst2|numb[3]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[2]     ; fenei:inst2|numb[3]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[4]     ; fenei:inst2|numb[3]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[1]     ; fenei:inst8|numb[2]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[4]     ; fenei:inst8|numb[2]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[3]     ; fenei:inst8|numb[2]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[2]     ; fenei:inst8|numb[2]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[1]     ; fenei:inst2|numb[2]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[3]     ; fenei:inst2|numb[2]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[2]     ; fenei:inst2|numb[2]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[4]     ; fenei:inst2|numb[2]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[1]     ; fenei:inst8|numb[1]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[4]     ; fenei:inst8|numb[1]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[3]     ; fenei:inst8|numb[1]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[2]     ; fenei:inst8|numb[1]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[1]     ; fenei:inst2|numb[1]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[3]     ; fenei:inst2|numb[1]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[2]     ; fenei:inst2|numb[1]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[4]     ; fenei:inst2|numb[1]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[1]     ; fenei:inst8|numa[0]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[4]     ; fenei:inst8|numa[0]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[3]     ; fenei:inst8|numa[0]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numb[2]     ; fenei:inst8|numa[0]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[1]     ; fenei:inst2|numa[0]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[3]     ; fenei:inst2|numa[0]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 17.24 MHz ( period = 58.000 ns )                    ; controller:inst|numa[2]     ; fenei:inst2|numa[0]         ; clk4m      ; clk4m    ; None                        ; None                      ; 8.000 ns                ;