📄 crc2.tan.rpt
字号:
Classic Timing Analyzer report for crc2
Wed Oct 15 01:40:18 2008
Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. tpd
5. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files from any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+---------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+---------+-----------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+---------+-----------+------------+----------+--------------+
; Worst-case tpd ; N/A ; None ; 14.827 ns ; m_in[6] ; m1_out[1] ; -- ; -- ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+---------+-----------+------------+----------+--------------+
+---------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP1C3T144C8 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Perform Multicorner Analysis ; Off ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
+--------------------------------------------------------------------+
; tpd ;
+-------+-------------------+-----------------+---------+------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-------+-------------------+-----------------+---------+------------+
; N/A ; None ; 14.827 ns ; m_in[6] ; r_out[1] ;
; N/A ; None ; 14.827 ns ; m_in[6] ; m1_out[1] ;
; N/A ; None ; 14.765 ns ; m_in[7] ; r_out[1] ;
; N/A ; None ; 14.765 ns ; m_in[7] ; m1_out[1] ;
; N/A ; None ; 14.735 ns ; m_in[5] ; r_out[1] ;
; N/A ; None ; 14.735 ns ; m_in[5] ; m1_out[1] ;
; N/A ; None ; 14.312 ns ; m_in[3] ; r_out[1] ;
; N/A ; None ; 14.312 ns ; m_in[3] ; m1_out[1] ;
; N/A ; None ; 14.294 ns ; m_in[4] ; r_out[1] ;
; N/A ; None ; 14.294 ns ; m_in[4] ; m1_out[1] ;
; N/A ; None ; 14.188 ns ; m_in[1] ; r_out[1] ;
; N/A ; None ; 14.188 ns ; m_in[1] ; m1_out[1] ;
; N/A ; None ; 14.169 ns ; m_in[2] ; r_out[1] ;
; N/A ; None ; 14.169 ns ; m_in[2] ; m1_out[1] ;
; N/A ; None ; 13.829 ns ; m_in[6] ; r_out[0] ;
; N/A ; None ; 13.822 ns ; m_in[6] ; m1_out[0] ;
; N/A ; None ; 13.783 ns ; m_in[6] ; m1_out[8] ;
; N/A ; None ; 13.767 ns ; m_in[7] ; r_out[0] ;
; N/A ; None ; 13.760 ns ; m_in[7] ; m1_out[0] ;
; N/A ; None ; 13.737 ns ; m_in[5] ; r_out[0] ;
; N/A ; None ; 13.730 ns ; m_in[5] ; m1_out[0] ;
; N/A ; None ; 13.721 ns ; m_in[7] ; m1_out[8] ;
; N/A ; None ; 13.490 ns ; m_in[6] ; m1_out[15] ;
; N/A ; None ; 13.428 ns ; m_in[7] ; m1_out[15] ;
; N/A ; None ; 13.398 ns ; m_in[5] ; m1_out[15] ;
; N/A ; None ; 13.314 ns ; m_in[3] ; r_out[0] ;
; N/A ; None ; 13.307 ns ; m_in[3] ; m1_out[0] ;
; N/A ; None ; 13.296 ns ; m_in[4] ; r_out[0] ;
; N/A ; None ; 13.289 ns ; m_in[4] ; m1_out[0] ;
; N/A ; None ; 13.207 ns ; m_in[1] ; m1_out[2] ;
; N/A ; None ; 13.201 ns ; m_in[1] ; r_out[2] ;
; N/A ; None ; 13.190 ns ; m_in[1] ; r_out[0] ;
; N/A ; None ; 13.183 ns ; m_in[1] ; m1_out[0] ;
; N/A ; None ; 13.171 ns ; m_in[2] ; r_out[0] ;
; N/A ; None ; 13.165 ns ; m_in[6] ; r_out[15] ;
; N/A ; None ; 13.164 ns ; m_in[2] ; m1_out[0] ;
; N/A ; None ; 13.103 ns ; m_in[7] ; r_out[15] ;
; N/A ; None ; 13.073 ns ; m_in[5] ; r_out[15] ;
; N/A ; None ; 13.003 ns ; m_in[6] ; r_out[8] ;
; N/A ; None ; 12.975 ns ; m_in[3] ; m1_out[15] ;
; N/A ; None ; 12.957 ns ; m_in[4] ; m1_out[15] ;
; N/A ; None ; 12.941 ns ; m_in[7] ; r_out[8] ;
; N/A ; None ; 12.851 ns ; m_in[1] ; m1_out[15] ;
; N/A ; None ; 12.832 ns ; m_in[2] ; m1_out[15] ;
; N/A ; None ; 12.760 ns ; m_in[1] ; r_out[3] ;
; N/A ; None ; 12.760 ns ; m_in[1] ; m1_out[3] ;
; N/A ; None ; 12.650 ns ; m_in[3] ; r_out[15] ;
; N/A ; None ; 12.632 ns ; m_in[4] ; r_out[15] ;
; N/A ; None ; 12.526 ns ; m_in[1] ; r_out[15] ;
; N/A ; None ; 12.507 ns ; m_in[2] ; r_out[15] ;
; N/A ; None ; 12.445 ns ; m_in[0] ; m1_out[2] ;
; N/A ; None ; 12.439 ns ; m_in[0] ; r_out[2] ;
; N/A ; None ; 12.314 ns ; m_in[2] ; r_out[3] ;
; N/A ; None ; 12.314 ns ; m_in[2] ; m1_out[3] ;
; N/A ; None ; 12.131 ns ; m_in[3] ; r_out[4] ;
; N/A ; None ; 12.131 ns ; m_in[3] ; m1_out[4] ;
; N/A ; None ; 11.988 ns ; m_in[2] ; r_out[4] ;
; N/A ; None ; 11.988 ns ; m_in[2] ; m1_out[4] ;
; N/A ; None ; 11.692 ns ; m_in[0] ; r_out[0] ;
; N/A ; None ; 11.685 ns ; m_in[0] ; m1_out[0] ;
; N/A ; None ; 11.629 ns ; m_in[5] ; r_out[7] ;
; N/A ; None ; 11.629 ns ; m_in[5] ; m1_out[7] ;
; N/A ; None ; 11.615 ns ; m_in[5] ; r_out[6] ;
; N/A ; None ; 11.409 ns ; m_in[6] ; r_out[7] ;
; N/A ; None ; 11.409 ns ; m_in[6] ; m1_out[7] ;
; N/A ; None ; 11.353 ns ; m_in[0] ; m1_out[15] ;
; N/A ; None ; 11.306 ns ; m_in[5] ; m1_out[6] ;
; N/A ; None ; 11.261 ns ; m_in[3] ; m1_out[5] ;
; N/A ; None ; 11.259 ns ; m_in[3] ; r_out[5] ;
; N/A ; None ; 11.174 ns ; m_in[4] ; r_out[6] ;
; N/A ; None ; 11.028 ns ; m_in[0] ; r_out[15] ;
; N/A ; None ; 10.869 ns ; m_in[4] ; m1_out[5] ;
; N/A ; None ; 10.867 ns ; m_in[4] ; r_out[5] ;
; N/A ; None ; 10.865 ns ; m_in[4] ; m1_out[6] ;
; N/A ; None ; 9.657 ns ; m_in[0] ; m4_out[0] ;
; N/A ; None ; 9.657 ns ; m_in[0] ; m1_out[16] ;
; N/A ; None ; 9.497 ns ; m_in[4] ; m4_out[4] ;
; N/A ; None ; 9.497 ns ; m_in[4] ; m1_out[20] ;
; N/A ; None ; 9.051 ns ; m_in[7] ; r_out[9] ;
; N/A ; None ; 9.051 ns ; m_in[7] ; m4_out[7] ;
; N/A ; None ; 9.043 ns ; m_in[7] ; m1_out[23] ;
; N/A ; None ; 9.015 ns ; m_in[5] ; m4_out[5] ;
; N/A ; None ; 9.012 ns ; m_in[1] ; m4_out[1] ;
; N/A ; None ; 9.005 ns ; m_in[3] ; m1_out[19] ;
; N/A ; None ; 8.966 ns ; m_in[2] ; m1_out[18] ;
; N/A ; None ; 8.960 ns ; m_in[6] ; m4_out[6] ;
; N/A ; None ; 8.960 ns ; m_in[6] ; m1_out[22] ;
; N/A ; None ; 8.805 ns ; m_in[1] ; m1_out[17] ;
; N/A ; None ; 8.804 ns ; m_in[3] ; m4_out[3] ;
; N/A ; None ; 8.801 ns ; m_in[2] ; m4_out[2] ;
; N/A ; None ; 8.801 ns ; m_in[5] ; m1_out[21] ;
; N/A ; None ; 8.793 ns ; m_in[7] ; m1_out[9] ;
+-------+-------------------+-----------------+---------+------------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Wed Oct 15 01:40:18 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off crc2 -c crc2 --timing_analysis_only
Info: Longest tpd from source pin "m_in[6]" to destination pin "r_out[1]" is 14.827 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_33; Fanout = 4; PIN Node = 'm_in[6]'
Info: 2: + IC(6.105 ns) + CELL(0.590 ns) = 8.164 ns; Loc. = LC_X16_Y2_N5; Fanout = 3; COMB Node = 'crc_j:inst9|r~106'
Info: 3: + IC(0.401 ns) + CELL(0.442 ns) = 9.007 ns; Loc. = LC_X16_Y2_N2; Fanout = 3; COMB Node = 'crc_j:inst9|r~107'
Info: 4: + IC(3.712 ns) + CELL(2.108 ns) = 14.827 ns; Loc. = PIN_142; Fanout = 0; PIN Node = 'r_out[1]'
Info: Total cell delay = 4.609 ns ( 31.09 % )
Info: Total interconnect delay = 10.218 ns ( 68.91 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
Info: Allocated 112 megabytes of memory during processing
Info: Processing ended: Wed Oct 15 01:40:18 2008
Info: Elapsed time: 00:00:00
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -