📄 crc2.sim.rpt
字号:
; |crc2|r2_out[15] ; |crc2|r2_out[15] ; padio ;
; |crc2|r2_out[14] ; |crc2|r2_out[14] ; padio ;
; |crc2|r2_out[13] ; |crc2|r2_out[13] ; padio ;
; |crc2|r2_out[12] ; |crc2|r2_out[12] ; padio ;
; |crc2|r2_out[11] ; |crc2|r2_out[11] ; padio ;
; |crc2|r2_out[10] ; |crc2|r2_out[10] ; padio ;
; |crc2|r2_out[9] ; |crc2|r2_out[9] ; padio ;
; |crc2|r2_out[8] ; |crc2|r2_out[8] ; padio ;
; |crc2|r2_out[7] ; |crc2|r2_out[7] ; padio ;
; |crc2|r2_out[6] ; |crc2|r2_out[6] ; padio ;
; |crc2|r2_out[5] ; |crc2|r2_out[5] ; padio ;
; |crc2|r2_out[4] ; |crc2|r2_out[4] ; padio ;
; |crc2|r2_out[3] ; |crc2|r2_out[3] ; padio ;
; |crc2|r2_out[2] ; |crc2|r2_out[2] ; padio ;
; |crc2|r2_out[1] ; |crc2|r2_out[1] ; padio ;
; |crc2|r2_out[0] ; |crc2|r2_out[0] ; padio ;
; |crc2|r_out[15] ; |crc2|r_out[15] ; padio ;
; |crc2|r_out[14] ; |crc2|r_out[14] ; padio ;
; |crc2|r_out[13] ; |crc2|r_out[13] ; padio ;
; |crc2|r_out[12] ; |crc2|r_out[12] ; padio ;
; |crc2|r_out[11] ; |crc2|r_out[11] ; padio ;
; |crc2|r_out[10] ; |crc2|r_out[10] ; padio ;
; |crc2|r_out[9] ; |crc2|r_out[9] ; padio ;
; |crc2|r_out[8] ; |crc2|r_out[8] ; padio ;
; |crc2|r_out[7] ; |crc2|r_out[7] ; padio ;
; |crc2|r_out[6] ; |crc2|r_out[6] ; padio ;
; |crc2|r_out[5] ; |crc2|r_out[5] ; padio ;
; |crc2|r_out[4] ; |crc2|r_out[4] ; padio ;
; |crc2|r_out[3] ; |crc2|r_out[3] ; padio ;
; |crc2|r_out[2] ; |crc2|r_out[2] ; padio ;
; |crc2|r_out[1] ; |crc2|r_out[1] ; padio ;
; |crc2|r_out[0] ; |crc2|r_out[0] ; padio ;
; |crc2|m_in[7] ; |crc2|m_in[7]~corein ; combout ;
; |crc2|m_in[6] ; |crc2|m_in[6]~corein ; combout ;
; |crc2|m_in[5] ; |crc2|m_in[5]~corein ; combout ;
; |crc2|m_in[4] ; |crc2|m_in[4]~corein ; combout ;
; |crc2|m_in[3] ; |crc2|m_in[3]~corein ; combout ;
; |crc2|m_in[2] ; |crc2|m_in[2]~corein ; combout ;
; |crc2|m_in[1] ; |crc2|m_in[1]~corein ; combout ;
; |crc2|m_in[0] ; |crc2|m_in[0]~corein ; combout ;
+----------------------------+----------------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------+
; Missing 0-Value Coverage ;
+----------------------------+----------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |crc2|crc_j:inst9|r~105 ; |crc2|crc_j:inst9|r~105 ; combout ;
; |crc2|crc_j:inst9|r~106 ; |crc2|crc_j:inst9|r~106 ; combout ;
; |crc2|crc:inst|r_out[6]~37 ; |crc2|crc:inst|r_out[6]~37 ; combout ;
; |crc2|crc_j:inst9|r~107 ; |crc2|crc_j:inst9|r~107 ; combout ;
; |crc2|crc:inst|d[16]~7 ; |crc2|crc:inst|d[16]~7 ; combout ;
; |crc2|crc:inst|r_out[7]~38 ; |crc2|crc:inst|r_out[7]~38 ; combout ;
; |crc2|crc:inst|r_out[5]~39 ; |crc2|crc:inst|r_out[5]~39 ; combout ;
; |crc2|crc:inst|r_out[3]~40 ; |crc2|crc:inst|r_out[3]~40 ; combout ;
; |crc2|crc:inst|r_out[2]~41 ; |crc2|crc:inst|r_out[2]~41 ; combout ;
; |crc2|co ; |crc2|co ; padio ;
; |crc2|m1_out[23] ; |crc2|m1_out[23] ; padio ;
; |crc2|m1_out[22] ; |crc2|m1_out[22] ; padio ;
; |crc2|m1_out[21] ; |crc2|m1_out[21] ; padio ;
; |crc2|m1_out[20] ; |crc2|m1_out[20] ; padio ;
; |crc2|m1_out[19] ; |crc2|m1_out[19] ; padio ;
; |crc2|m1_out[18] ; |crc2|m1_out[18] ; padio ;
; |crc2|m1_out[17] ; |crc2|m1_out[17] ; padio ;
; |crc2|m1_out[16] ; |crc2|m1_out[16] ; padio ;
; |crc2|m1_out[15] ; |crc2|m1_out[15] ; padio ;
; |crc2|m1_out[14] ; |crc2|m1_out[14] ; padio ;
; |crc2|m1_out[13] ; |crc2|m1_out[13] ; padio ;
; |crc2|m1_out[12] ; |crc2|m1_out[12] ; padio ;
; |crc2|m1_out[11] ; |crc2|m1_out[11] ; padio ;
; |crc2|m1_out[10] ; |crc2|m1_out[10] ; padio ;
; |crc2|m1_out[9] ; |crc2|m1_out[9] ; padio ;
; |crc2|m1_out[8] ; |crc2|m1_out[8] ; padio ;
; |crc2|m1_out[7] ; |crc2|m1_out[7] ; padio ;
; |crc2|m1_out[6] ; |crc2|m1_out[6] ; padio ;
; |crc2|m1_out[5] ; |crc2|m1_out[5] ; padio ;
; |crc2|m1_out[4] ; |crc2|m1_out[4] ; padio ;
; |crc2|m1_out[3] ; |crc2|m1_out[3] ; padio ;
; |crc2|m1_out[2] ; |crc2|m1_out[2] ; padio ;
; |crc2|m1_out[1] ; |crc2|m1_out[1] ; padio ;
; |crc2|m1_out[0] ; |crc2|m1_out[0] ; padio ;
; |crc2|m4_out[7] ; |crc2|m4_out[7] ; padio ;
; |crc2|m4_out[6] ; |crc2|m4_out[6] ; padio ;
; |crc2|m4_out[5] ; |crc2|m4_out[5] ; padio ;
; |crc2|m4_out[4] ; |crc2|m4_out[4] ; padio ;
; |crc2|m4_out[3] ; |crc2|m4_out[3] ; padio ;
; |crc2|m4_out[2] ; |crc2|m4_out[2] ; padio ;
; |crc2|m4_out[1] ; |crc2|m4_out[1] ; padio ;
; |crc2|m4_out[0] ; |crc2|m4_out[0] ; padio ;
; |crc2|r2_out[15] ; |crc2|r2_out[15] ; padio ;
; |crc2|r2_out[14] ; |crc2|r2_out[14] ; padio ;
; |crc2|r2_out[13] ; |crc2|r2_out[13] ; padio ;
; |crc2|r2_out[12] ; |crc2|r2_out[12] ; padio ;
; |crc2|r2_out[11] ; |crc2|r2_out[11] ; padio ;
; |crc2|r2_out[10] ; |crc2|r2_out[10] ; padio ;
; |crc2|r2_out[9] ; |crc2|r2_out[9] ; padio ;
; |crc2|r2_out[8] ; |crc2|r2_out[8] ; padio ;
; |crc2|r2_out[7] ; |crc2|r2_out[7] ; padio ;
; |crc2|r2_out[6] ; |crc2|r2_out[6] ; padio ;
; |crc2|r2_out[5] ; |crc2|r2_out[5] ; padio ;
; |crc2|r2_out[4] ; |crc2|r2_out[4] ; padio ;
; |crc2|r2_out[3] ; |crc2|r2_out[3] ; padio ;
; |crc2|r2_out[2] ; |crc2|r2_out[2] ; padio ;
; |crc2|r2_out[1] ; |crc2|r2_out[1] ; padio ;
; |crc2|r2_out[0] ; |crc2|r2_out[0] ; padio ;
; |crc2|r_out[15] ; |crc2|r_out[15] ; padio ;
; |crc2|r_out[14] ; |crc2|r_out[14] ; padio ;
; |crc2|r_out[13] ; |crc2|r_out[13] ; padio ;
; |crc2|r_out[12] ; |crc2|r_out[12] ; padio ;
; |crc2|r_out[11] ; |crc2|r_out[11] ; padio ;
; |crc2|r_out[10] ; |crc2|r_out[10] ; padio ;
; |crc2|r_out[9] ; |crc2|r_out[9] ; padio ;
; |crc2|r_out[8] ; |crc2|r_out[8] ; padio ;
; |crc2|r_out[7] ; |crc2|r_out[7] ; padio ;
; |crc2|r_out[6] ; |crc2|r_out[6] ; padio ;
; |crc2|r_out[5] ; |crc2|r_out[5] ; padio ;
; |crc2|r_out[4] ; |crc2|r_out[4] ; padio ;
; |crc2|r_out[3] ; |crc2|r_out[3] ; padio ;
; |crc2|r_out[2] ; |crc2|r_out[2] ; padio ;
; |crc2|r_out[1] ; |crc2|r_out[1] ; padio ;
; |crc2|r_out[0] ; |crc2|r_out[0] ; padio ;
; |crc2|m_in[7] ; |crc2|m_in[7]~corein ; combout ;
; |crc2|m_in[6] ; |crc2|m_in[6]~corein ; combout ;
; |crc2|m_in[5] ; |crc2|m_in[5]~corein ; combout ;
; |crc2|m_in[4] ; |crc2|m_in[4]~corein ; combout ;
; |crc2|m_in[3] ; |crc2|m_in[3]~corein ; combout ;
; |crc2|m_in[2] ; |crc2|m_in[2]~corein ; combout ;
; |crc2|m_in[1] ; |crc2|m_in[1]~corein ; combout ;
; |crc2|m_in[0] ; |crc2|m_in[0]~corein ; combout ;
+----------------------------+----------------------------+------------------+
+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage ;
+--------+------------+
+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Wed Oct 15 01:42:23 2008
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off crc2 -c crc2
Info: Using vector source file "F:/FPGA_CHENGXU/crc2/crc2.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is 0.00 %
Info: Number of transitions in simulation is 55
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
Info: Allocated 101 megabytes of memory during processing
Info: Processing ended: Wed Oct 15 01:42:24 2008
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -