📄 dianzhen.fit.rpt
字号:
; clk3 ; 34 ; 1 ; 3 ; 0 ; 1 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; clk4 ; 88 ; 2 ; 5 ; 5 ; 3 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; col[0] ; 20 ; 1 ; 1 ; 1 ; 2 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; col[1] ; 38 ; 1 ; 4 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; col[2] ; 39 ; 1 ; 5 ; 0 ; 3 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; col[3] ; 49 ; 1 ; 7 ; 0 ; 2 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; col[4] ; 56 ; 2 ; 8 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; col[5] ; 37 ; 1 ; 4 ; 0 ; 1 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; col[6] ; 68 ; 2 ; 8 ; 3 ; 1 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; col[7] ; 71 ; 2 ; 8 ; 4 ; 3 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; press[0] ; 47 ; 1 ; 6 ; 0 ; 1 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; press[1] ; 57 ; 2 ; 8 ; 2 ; 3 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; press[2] ; 43 ; 1 ; 6 ; 0 ; 3 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; press[3] ; 48 ; 1 ; 6 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q1[0] ; 40 ; 1 ; 5 ; 0 ; 2 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q1[1] ; 44 ; 1 ; 6 ; 0 ; 2 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q1[2] ; 42 ; 1 ; 5 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q1[3] ; 41 ; 1 ; 5 ; 0 ; 1 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q[0] ; 81 ; 2 ; 6 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q[1] ; 82 ; 2 ; 6 ; 5 ; 1 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q[2] ; 99 ; 2 ; 2 ; 5 ; 1 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q[3] ; 5 ; 1 ; 1 ; 4 ; 3 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q[4] ; 3 ; 1 ; 1 ; 4 ; 1 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q[5] ; 100 ; 2 ; 2 ; 5 ; 2 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q[6] ; 83 ; 2 ; 6 ; 5 ; 2 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; q[7] ; 84 ; 2 ; 6 ; 5 ; 3 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; row[0] ; 64 ; 2 ; 8 ; 3 ; 4 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; row[1] ; 52 ; 2 ; 8 ; 1 ; 4 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; row[2] ; 58 ; 2 ; 8 ; 2 ; 2 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; row[3] ; 75 ; 2 ; 7 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; row[4] ; 51 ; 1 ; 7 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; row[5] ; 61 ; 2 ; 8 ; 2 ; 1 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; row[6] ; 62 ; 2 ; 8 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; row[7] ; 35 ; 1 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
; voice ; 36 ; 1 ; 4 ; 0 ; 2 ; no ; no ; no ; no ; no ; Off ; LVTTL ; 16mA ; Fitter ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+----------------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 23 / 38 ( 60 % ) ; 3.3V ; -- ;
; 2 ; 17 / 42 ( 40 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 83 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 2 ; 0 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 3 ; 1 ; 1 ; q[4] ; output ; LVTTL ; ; Row I/O ; N ;
; 4 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 5 ; 3 ; 1 ; q[3] ; output ; LVTTL ; ; Row I/O ; N ;
; 6 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 7 ; 5 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 8 ; 6 ; 1 ; clk1 ; output ; LVTTL ; ; Row I/O ; N ;
; 9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 10 ; ; 1 ; GNDIO ; gnd ; ; ; -- ; ;
; 11 ; ; 1 ; GNDINT ; gnd ; ; ; -- ; ;
; 12 ; 7 ; 1 ; statebutton ; input ; LVTTL ; ; Row I/O ; N ;
; 13 ; ; ; VCCINT ; power ; ; 3.3V ; -- ; ;
; 14 ; 8 ; 1 ; clk ; input ; LVTTL ; ; Row I/O ; N ;
; 15 ; 9 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 16 ; 10 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 17 ; 11 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 18 ; 12 ; 1 ; clk2 ; output ; LVTTL ; ; Row I/O ; N ;
; 19 ; 13 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 20 ; 14 ; 1 ; col[0] ; output ; LVTTL ; ; Row I/O ; N ;
; 21 ; 15 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 22 ; 16 ; 1 ; #TMS ; input ; ; ; -- ; ;
; 23 ; 17 ; 1 ; #TDI ; input ; ; ; -- ; ;
; 24 ; 18 ; 1 ; #TCK ; input ; ; ; -- ; ;
; 25 ; 19 ; 1 ; #TDO ; output ; ; ; -- ; ;
; 26 ; 20 ; 1 ; GND* ; ; ; ; Column I/O ; ;
; 27 ; 21 ; 1 ; GND* ; ; ; ; Column I/O ; ;
; 28 ; 22 ; 1 ; GND* ; ; ; ; Column I/O ; ;
; 29 ; 23 ; 1 ; GND* ; ; ; ; Column I/O ; ;
; 30 ; 24 ; 1 ; GND* ; ; ; ; Column I/O ; ;
; 31 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 32 ; ; 1 ; GNDIO ; gnd ; ; ; -- ; ;
; 33 ; 25 ; 1 ; GND* ; ; ; ; Column I/O ; ;
; 34 ; 26 ; 1 ; clk3 ; output ; LVTTL ; ; Column I/O ; N ;
; 35 ; 27 ; 1 ; row[7] ; output ; LVTTL ; ; Column I/O ; N ;
; 36 ; 28 ; 1 ; voice ; output ; LVTTL ; ; Column I/O ; N ;
; 37 ; 29 ; 1 ; col[5] ; output ; LVTTL ; ; Column I/O ; N ;
; 38 ; 30 ; 1 ; col[1] ; output ; LVTTL ; ; Column I/O ; N ;
; 39 ; 31 ; 1 ; col[2] ; output ; LVTTL ; ; Column I/O ; N ;
; 40 ; 32 ; 1 ; q1[0] ; output ; LVTTL ; ; Column I/O ; N ;
; 41 ; 33 ; 1 ; q1[3] ; output ; LVTTL ; ; Column I/O ; N ;
; 42 ; 34 ; 1 ; q1[2] ; output ; LVTTL ; ; Column I/O ; N ;
; 43 ; 35 ; 1 ; press[2] ; output ; LVTTL ; ; Column I/O ; N ;
; 44 ; 36 ; 1 ; q1[1] ; output ; LVTTL ; ; Column I/O ; N ;
; 45 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 46 ; ; 1 ; GNDIO ; gnd ; ; ; -- ; ;
; 47 ; 37 ; 1 ; press[0] ; output ; LVTTL ; ; Column I/O ; N ;
; 48 ; 38 ; 1 ; press[3] ; output ; LVTTL ; ; Column I/O ; N ;
; 49 ; 39 ; 1 ; col[3] ; output ; LVTTL ; ; Column I/O ; N ;
; 50 ; 40 ; 1 ; countbutton ; input ; LVTTL ; ; Column I/O ; N ;
; 51 ; 41 ; 1 ; row[4] ; output ; LVTTL ; ; Column I/O ; N ;
; 52 ; 42 ; 2 ; row[1] ; output ; LVTTL ; ; Row I/O ; N ;
; 53 ; 43 ; 2 ; GND* ; ; ; ; Row I/O ; ;
; 54 ; 44 ; 2 ; GND* ; ; ; ; Row I/O ; ;
; 55 ; 45 ; 2 ; GND* ; ; ; ; Row I/O ; ;
; 56 ; 46 ; 2 ; col[4] ; output ; LVTTL ; ; Row I/O ; N ;
; 57 ; 47 ; 2 ; press[1] ; output ; LVTTL ; ; Row I/O ; N ;
; 58 ; 48 ; 2 ; row[2] ; output ; LVTTL ; ; Row I/O ; N ;
; 59 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ;
; 60 ; ; 1 ; GNDIO ; gnd ; ; ; -- ; ;
; 61 ; 49 ; 2 ; row[5] ; output ; LVTTL ; ; Row I/O ; N ;
; 62 ; 50 ; 2 ; row[6] ; output ; LVTTL ; ; Row I/O ; N ;
; 63 ; ; ; VCCINT ; power ; ; 3.3V ; -- ; ;
; 64 ; 51 ; 2 ; row[0] ; output ; LVTTL ; ; Row I/O ; N ;
; 65 ; ; 1 ; GNDINT ; gnd ; ; ; -- ; ;
; 66 ; 52 ; 2 ; GND* ; ; ; ; Row I/O ; ;
; 67 ; 53 ; 2 ; GND* ; ; ; ; Row I/O ; ;
; 68 ; 54 ; 2 ; col[6] ; output ; LVTTL ; ; Row I/O ; N ;
; 69 ; 55 ; 2 ; GND* ; ; ; ; Row I/O ; ;
; 70 ; 56 ; 2 ; GND* ; ; ; ; Row I/O ; ;
; 71 ; 57 ; 2 ; col[7] ; output ; LVTTL ; ; Row I/O ; N ;
; 72 ; 58 ; 2 ; GND* ; ; ; ; Row I/O ; ;
; 73 ; 59 ; 2 ; GND* ; ; ; ; Row I/O ; ;
; 74 ; 60 ; 2 ; GND* ; ; ; ; Row I/O ; ;
; 75 ; 61 ; 2 ; row[3] ; output ; LVTTL ; ; Column I/O ; N ;
; 76 ; 62 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 77 ; 63 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 78 ; 64 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 79 ; ; 1 ; GNDIO ; gnd ; ; ; -- ; ;
; 80 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ;
; 81 ; 65 ; 2 ; q[0] ; output ; LVTTL ; ; Column I/O ; N ;
; 82 ; 66 ; 2 ; q[1] ; output ; LVTTL ; ; Column I/O ; N ;
; 83 ; 67 ; 2 ; q[6] ; output ; LVTTL ; ; Column I/O ; N ;
; 84 ; 68 ; 2 ; q[7] ; output ; LVTTL ; ; Column I/O ; N ;
; 85 ; 69 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 86 ; 70 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 87 ; 71 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 88 ; 72 ; 2 ; clk4 ; output ; LVTTL ; ; Column I/O ; N ;
; 89 ; 73 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 90 ; 74 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 91 ; 75 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 92 ; 76 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 93 ; ; 1 ; GNDIO ; gnd ; ; ; -- ; ;
; 94 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ;
; 95 ; 77 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 96 ; 78 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 97 ; 79 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 98 ; 80 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 99 ; 81 ; 2 ; q[2] ; output ; LVTTL ; ; Column I/O ; N ;
; 100 ; 82 ; 2 ; q[5] ; output ; LVTTL ; ; Column I/O ; N ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
+-------------------------------------------------------------+
; Output Pin Load For Reported TCO ;
+----------------------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+----------------------------+-------+------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available ;
+----------------------------+-------+------------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; |dianzhen ; 237 (237) ; 117 ; 0 ; 40 ; 0 ; 120 (120) ; 31 (31) ; 86 (86) ; 71 (71) ; |dianzhen ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
+--------------------------------------------------------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -