vga_800_600_hier_info

VGA彩色信号控制器设计：用VHDL语言编写程序

|img
clk_50M => move:u5.clk
clk_50M => number:u4.clk
clk_50M => gepan:u3.clk
clk_50M => vga_800_600:u1.clk
rset => move:u5.rset
rset => number:u4.rset
hs_out <= vga_800_600:u1.hs
vs_out <= vga_800_600:u1.vs
r_out <= vga_800_600:u1.r
g_out <= vga_800_600:u1.g
b_out <= vga_800_600:u1.b
s[0] => choose:u2.s[0]
s[1] => choose:u2.s[1]


|img|vga_800_600:u1
clk => hcnt[8].CLK
clk => hcnt[7].CLK
clk => hcnt[6].CLK
clk => hcnt[5].CLK
clk => hcnt[4].CLK
clk => hcnt[3].CLK
clk => hcnt[2].CLK
clk => hcnt[1].CLK
clk => hcnt[0].CLK
clk => vcnt[9].CLK
clk => vcnt[8].CLK
clk => vcnt[7].CLK
clk => vcnt[6].CLK
clk => vcnt[5].CLK
clk => vcnt[4].CLK
clk => vcnt[3].CLK
clk => vcnt[2].CLK
clk => vcnt[1].CLK
clk => vcnt[0].CLK
clk => hs~reg0.CLK
clk => vs~reg0.CLK
clk => r~reg0.CLK
clk => g~reg0.CLK
clk => b~reg0.CLK
clk => hcnt[9].CLK
hs <= hs~reg0.DB_MAX_OUTPUT_PORT_TYPE
vs <= vs~reg0.DB_MAX_OUTPUT_PORT_TYPE
r <= r~reg0.DB_MAX_OUTPUT_PORT_TYPE
g <= g~reg0.DB_MAX_OUTPUT_PORT_TYPE
b <= b~reg0.DB_MAX_OUTPUT_PORT_TYPE
rgb_in[0] => i116.DATAB
rgb_in[1] => i115.DATAB
rgb_in[2] => i114.DATAB
hcnt_out[0] <= hcnt[0].DB_MAX_OUTPUT_PORT_TYPE
hcnt_out[1] <= hcnt[1].DB_MAX_OUTPUT_PORT_TYPE
hcnt_out[2] <= hcnt[2].DB_MAX_OUTPUT_PORT_TYPE
hcnt_out[3] <= hcnt[3].DB_MAX_OUTPUT_PORT_TYPE
hcnt_out[4] <= hcnt[4].DB_MAX_OUTPUT_PORT_TYPE
hcnt_out[5] <= hcnt[5].DB_MAX_OUTPUT_PORT_TYPE
hcnt_out[6] <= hcnt[6].DB_MAX_OUTPUT_PORT_TYPE
hcnt_out[7] <= hcnt[7].DB_MAX_OUTPUT_PORT_TYPE
hcnt_out[8] <= hcnt[8].DB_MAX_OUTPUT_PORT_TYPE
hcnt_out[9] <= hcnt[9].DB_MAX_OUTPUT_PORT_TYPE
vcnt_out[0] <= vcnt[0].DB_MAX_OUTPUT_PORT_TYPE
vcnt_out[1] <= vcnt[1].DB_MAX_OUTPUT_PORT_TYPE
vcnt_out[2] <= vcnt[2].DB_MAX_OUTPUT_PORT_TYPE
vcnt_out[3] <= vcnt[3].DB_MAX_OUTPUT_PORT_TYPE
vcnt_out[4] <= vcnt[4].DB_MAX_OUTPUT_PORT_TYPE
vcnt_out[5] <= vcnt[5].DB_MAX_OUTPUT_PORT_TYPE
vcnt_out[6] <= vcnt[6].DB_MAX_OUTPUT_PORT_TYPE
vcnt_out[7] <= vcnt[7].DB_MAX_OUTPUT_PORT_TYPE
vcnt_out[8] <= vcnt[8].DB_MAX_OUTPUT_PORT_TYPE
vcnt_out[9] <= vcnt[9].DB_MAX_OUTPUT_PORT_TYPE


|img|choose:u2
s[0] => q1[2].IN1
s[0] => q1[1].IN1
s[0] => q1[0].IN1
s[1] => q1[2].IN0
s[1] => q1[1].IN0
s[1] => q1[0].IN0
a[0] => q1[0].IN2
a[1] => q1[1].IN2
a[2] => q1[2].IN2
b[0] => q1[0].IN3
b[1] => q1[1].IN3
b[2] => q1[2].IN3
c[0] => q1[0].IN4
c[1] => q1[1].IN4
c[2] => q1[2].IN4
qout[0] <= q1[0].DB_MAX_OUTPUT_PORT_TYPE
qout[1] <= q1[1].DB_MAX_OUTPUT_PORT_TYPE
qout[2] <= q1[2].DB_MAX_OUTPUT_PORT_TYPE


|img|gepan:u3
hcnt_in[0] => i~7.IN20
hcnt_in[0] => i~8.IN20
hcnt_in[0] => i~9.IN20
hcnt_in[0] => i~10.IN20
hcnt_in[0] => i~11.IN20
hcnt_in[0] => i~12.IN20
hcnt_in[0] => i~13.IN20
hcnt_in[1] => i~7.IN19
hcnt_in[1] => i~8.IN19
hcnt_in[1] => i~9.IN19
hcnt_in[1] => i~10.IN19
hcnt_in[1] => i~11.IN19
hcnt_in[1] => i~12.IN19
hcnt_in[1] => i~13.IN19
hcnt_in[2] => i~7.IN18
hcnt_in[2] => i~8.IN18
hcnt_in[2] => i~9.IN18
hcnt_in[2] => i~10.IN18
hcnt_in[2] => i~11.IN18
hcnt_in[2] => i~12.IN18
hcnt_in[2] => i~13.IN18
hcnt_in[3] => i~7.IN17
hcnt_in[3] => i~8.IN17
hcnt_in[3] => i~9.IN17
hcnt_in[3] => i~10.IN17
hcnt_in[3] => i~11.IN17
hcnt_in[3] => i~12.IN17
hcnt_in[3] => i~13.IN17
hcnt_in[4] => i~7.IN16
hcnt_in[4] => i~8.IN16
hcnt_in[4] => i~9.IN16
hcnt_in[4] => i~10.IN16
hcnt_in[4] => i~11.IN16
hcnt_in[4] => i~12.IN16
hcnt_in[4] => i~13.IN16
hcnt_in[5] => i~7.IN15
hcnt_in[5] => i~8.IN15
hcnt_in[5] => i~9.IN15
hcnt_in[5] => i~10.IN15
hcnt_in[5] => i~11.IN15
hcnt_in[5] => i~12.IN15
hcnt_in[5] => i~13.IN15
hcnt_in[6] => i~7.IN14
hcnt_in[6] => i~8.IN14
hcnt_in[6] => i~9.IN14
hcnt_in[6] => i~10.IN14
hcnt_in[6] => i~11.IN14
hcnt_in[6] => i~12.IN14
hcnt_in[6] => i~13.IN14
hcnt_in[7] => i~7.IN13
hcnt_in[7] => i~8.IN13
hcnt_in[7] => i~9.IN13
hcnt_in[7] => i~10.IN13
hcnt_in[7] => i~11.IN13
hcnt_in[7] => i~12.IN13
hcnt_in[7] => i~13.IN13
hcnt_in[8] => i~7.IN12
hcnt_in[8] => i~8.IN12
hcnt_in[8] => i~9.IN12
hcnt_in[8] => i~10.IN12
hcnt_in[8] => i~11.IN12
hcnt_in[8] => i~12.IN12
hcnt_in[8] => i~13.IN12
hcnt_in[9] => i~7.IN11
hcnt_in[9] => i~8.IN11
hcnt_in[9] => i~9.IN11
hcnt_in[9] => i~10.IN11
hcnt_in[9] => i~11.IN11
hcnt_in[9] => i~12.IN11
hcnt_in[9] => i~13.IN11
vcnt_in[0] => i~0.IN20
vcnt_in[0] => i~1.IN20
vcnt_in[0] => i~2.IN20
vcnt_in[0] => i~3.IN20
vcnt_in[0] => i~4.IN20
vcnt_in[0] => i~5.IN20
vcnt_in[0] => i~6.IN20
vcnt_in[1] => i~0.IN19
vcnt_in[1] => i~1.IN19
vcnt_in[1] => i~2.IN19
vcnt_in[1] => i~3.IN19
vcnt_in[1] => i~4.IN19
vcnt_in[1] => i~5.IN19
vcnt_in[1] => i~6.IN19
vcnt_in[2] => i~0.IN18
vcnt_in[2] => i~1.IN18
vcnt_in[2] => i~2.IN18
vcnt_in[2] => i~3.IN18
vcnt_in[2] => i~4.IN18
vcnt_in[2] => i~5.IN18
vcnt_in[2] => i~6.IN18
vcnt_in[3] => i~0.IN17
vcnt_in[3] => i~1.IN17
vcnt_in[3] => i~2.IN17
vcnt_in[3] => i~3.IN17
vcnt_in[3] => i~4.IN17
vcnt_in[3] => i~5.IN17
vcnt_in[3] => i~6.IN17
vcnt_in[4] => i~0.IN16
vcnt_in[4] => i~1.IN16
vcnt_in[4] => i~2.IN16
vcnt_in[4] => i~3.IN16
vcnt_in[4] => i~4.IN16
vcnt_in[4] => i~5.IN16
vcnt_in[4] => i~6.IN16
vcnt_in[5] => i~0.IN15
vcnt_in[5] => i~1.IN15
vcnt_in[5] => i~2.IN15
vcnt_in[5] => i~3.IN15
vcnt_in[5] => i~4.IN15
vcnt_in[5] => i~5.IN15
vcnt_in[5] => i~6.IN15
vcnt_in[6] => i~0.IN14
vcnt_in[6] => i~1.IN14
vcnt_in[6] => i~2.IN14
vcnt_in[6] => i~3.IN14
vcnt_in[6] => i~4.IN14
vcnt_in[6] => i~5.IN14
vcnt_in[6] => i~6.IN14
vcnt_in[7] => i~0.IN13
vcnt_in[7] => i~1.IN13
vcnt_in[7] => i~2.IN13
vcnt_in[7] => i~3.IN13
vcnt_in[7] => i~4.IN13
vcnt_in[7] => i~5.IN13
vcnt_in[7] => i~6.IN13
vcnt_in[8] => i~0.IN12
vcnt_in[8] => i~1.IN12
vcnt_in[8] => i~2.IN12
vcnt_in[8] => i~3.IN12
vcnt_in[8] => i~4.IN12
vcnt_in[8] => i~5.IN12
vcnt_in[8] => i~6.IN12
vcnt_in[9] => i~0.IN11
vcnt_in[9] => i~1.IN11
vcnt_in[9] => i~2.IN11
vcnt_in[9] => i~3.IN11
vcnt_in[9] => i~4.IN11
vcnt_in[9] => i~5.IN11
vcnt_in[9] => i~6.IN11
clk => q_x[1].CLK
clk => q_x[0].CLK
clk => q_y[2].CLK
clk => q_y[1].CLK
clk => q_y[0].CLK
clk => q[2]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[0]~reg0.CLK
clk => q_x[2].CLK
vs_in => cnt.CLK
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|img|number:u4
vs_in => cc[3].CLK
vs_in => cc[2].CLK
vs_in => cc[1].CLK
vs_in => cc[0].CLK
vs_in => full.CLK
vs_in => cc[4].CLK
clk => q[1]~reg0.CLK
clk => q[0]~reg0.CLK
clk => q0[2].CLK
clk => q1[2].CLK
clk => q2[2].CLK
clk => q3[2].CLK
clk => q4[1].CLK
clk => q5[1].CLK
clk => q6[0].CLK
clk => q7[2].CLK
clk => q8[2].CLK
clk => q9[2].CLK
clk => q[2]~reg0.CLK
rset => i33.OUTPUTSELECT
rset => i34.OUTPUTSELECT
rset => i35.OUTPUTSELECT
rset => i36.OUTPUTSELECT
hcnt_in[0] => i~7.IN20
hcnt_in[0] => i~8.IN20
hcnt_in[0] => i~11.IN20
hcnt_in[0] => i~12.IN20
hcnt_in[0] => i~15.IN20
hcnt_in[0] => i~18.IN20
hcnt_in[1] => i~7.IN19
hcnt_in[1] => i~8.IN19
hcnt_in[1] => i~11.IN19
hcnt_in[1] => i~12.IN19
hcnt_in[1] => i~15.IN19
hcnt_in[1] => i~18.IN19
hcnt_in[2] => i~7.IN18
hcnt_in[2] => i~8.IN18
hcnt_in[2] => i~11.IN18
hcnt_in[2] => i~12.IN18
hcnt_in[2] => i~15.IN18
hcnt_in[2] => i~18.IN18
hcnt_in[3] => i~7.IN17
hcnt_in[3] => i~8.IN17
hcnt_in[3] => i~11.IN17
hcnt_in[3] => i~12.IN17
hcnt_in[3] => i~15.IN17
hcnt_in[3] => i~18.IN17
hcnt_in[4] => i~7.IN16
hcnt_in[4] => i~8.IN16
hcnt_in[4] => i~11.IN16
hcnt_in[4] => i~12.IN16
hcnt_in[4] => i~15.IN16
hcnt_in[4] => i~18.IN16
hcnt_in[5] => i~7.IN15
hcnt_in[5] => i~8.IN15
hcnt_in[5] => i~11.IN15
hcnt_in[5] => i~12.IN15
hcnt_in[5] => i~15.IN15
hcnt_in[5] => i~18.IN15
hcnt_in[6] => i~7.IN14
hcnt_in[6] => i~8.IN14
hcnt_in[6] => i~11.IN14
hcnt_in[6] => i~12.IN14
hcnt_in[6] => i~15.IN14
hcnt_in[6] => i~18.IN14
hcnt_in[7] => i~7.IN13
hcnt_in[7] => i~8.IN13
hcnt_in[7] => i~11.IN13
hcnt_in[7] => i~12.IN13
hcnt_in[7] => i~15.IN13
hcnt_in[7] => i~18.IN13
hcnt_in[8] => i~7.IN12
hcnt_in[8] => i~8.IN12
hcnt_in[8] => i~11.IN12
hcnt_in[8] => i~12.IN12
hcnt_in[8] => i~15.IN12
hcnt_in[8] => i~18.IN12
hcnt_in[9] => i~7.IN11
hcnt_in[9] => i~8.IN11
hcnt_in[9] => i~11.IN11
hcnt_in[9] => i~12.IN11
hcnt_in[9] => i~15.IN11
hcnt_in[9] => i~18.IN11
vcnt_in[0] => i~9.IN20
vcnt_in[0] => i~10.IN20
vcnt_in[0] => i~13.IN20
vcnt_in[0] => i~14.IN20
vcnt_in[0] => i~16.IN20
vcnt_in[0] => i~17.IN20
vcnt_in[1] => i~9.IN19
vcnt_in[1] => i~10.IN19
vcnt_in[1] => i~13.IN19
vcnt_in[1] => i~14.IN19
vcnt_in[1] => i~16.IN19
vcnt_in[1] => i~17.IN19
vcnt_in[2] => i~9.IN18
vcnt_in[2] => i~10.IN18
vcnt_in[2] => i~13.IN18
vcnt_in[2] => i~14.IN18
vcnt_in[2] => i~16.IN18
vcnt_in[2] => i~17.IN18
vcnt_in[3] => i~9.IN17
vcnt_in[3] => i~10.IN17
vcnt_in[3] => i~13.IN17
vcnt_in[3] => i~14.IN17
vcnt_in[3] => i~16.IN17
vcnt_in[3] => i~17.IN17
vcnt_in[4] => i~9.IN16
vcnt_in[4] => i~10.IN16
vcnt_in[4] => i~13.IN16
vcnt_in[4] => i~14.IN16
vcnt_in[4] => i~16.IN16
vcnt_in[4] => i~17.IN16
vcnt_in[5] => i~9.IN15
vcnt_in[5] => i~10.IN15
vcnt_in[5] => i~13.IN15
vcnt_in[5] => i~14.IN15
vcnt_in[5] => i~16.IN15
vcnt_in[5] => i~17.IN15
vcnt_in[6] => i~9.IN14
vcnt_in[6] => i~10.IN14
vcnt_in[6] => i~13.IN14
vcnt_in[6] => i~14.IN14
vcnt_in[6] => i~16.IN14
vcnt_in[6] => i~17.IN14
vcnt_in[7] => i~9.IN13
vcnt_in[7] => i~10.IN13
vcnt_in[7] => i~13.IN13
vcnt_in[7] => i~14.IN13
vcnt_in[7] => i~16.IN13
vcnt_in[7] => i~17.IN13
vcnt_in[8] => i~9.IN12
vcnt_in[8] => i~10.IN12
vcnt_in[8] => i~13.IN12
vcnt_in[8] => i~14.IN12
vcnt_in[8] => i~16.IN12
vcnt_in[8] => i~17.IN12
vcnt_in[9] => i~9.IN11
vcnt_in[9] => i~10.IN11
vcnt_in[9] => i~13.IN11
vcnt_in[9] => i~14.IN11
vcnt_in[9] => i~16.IN11
vcnt_in[9] => i~17.IN11
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|img|move:u5
vs_in => a[7].CLK
vs_in => a[6].CLK
vs_in => a[5].CLK
vs_in => a[4].CLK
vs_in => a[3].CLK
vs_in => a[2].CLK
vs_in => a[1].CLK
vs_in => a[0].CLK
vs_in => full.CLK
vs_in => a[8].CLK
clk => q1[2].CLK
clk => q1[0].CLK
clk => q2[2].CLK
clk => q2[1].CLK
clk => q2[0].CLK
clk => q3[1].CLK
clk => q3[0].CLK
clk => q4[2].CLK
clk => q4[1].CLK
clk => q4[0].CLK
clk => q5[2].CLK
clk => q5[1].CLK
clk => q5[0].CLK
clk => q6[1].CLK
clk => q6[0].CLK
clk => q7[1].CLK
clk => q7[0].CLK
clk => q8[0].CLK
clk => q9[2].CLK
clk => q9[1].CLK
clk => q9[0].CLK
clk => q10[2].CLK
clk => q10[1].CLK
clk => q10[0].CLK
clk => q11[2].CLK
clk => q11[1].CLK
clk => q11[0].CLK
clk => q12[2].CLK
clk => q12[1].CLK
clk => q12[0].CLK
clk => q13[2].CLK
clk => q13[1].CLK
clk => q13[0].CLK
clk => q14[1].CLK
clk => q14[0].CLK
clk => q15[1].CLK
clk => q15[0].CLK
clk => q16[0].CLK
clk => q17[0].CLK
clk => q19[2].CLK
clk => q19[0].CLK
clk => q20[2].CLK
clk => q20[0].CLK
clk => q22[2].CLK
clk => q22[1].CLK
clk => q22[0].CLK
clk => q27[2].CLK
clk => q27[1].CLK
clk => q27[0].CLK
clk => q28[2].CLK
clk => q29[2].CLK
clk => q29[1].CLK
clk => q29[0].CLK
clk => q30[2].CLK
clk => q31[2].CLK
clk => q31[1].CLK
clk => q31[0].CLK
clk => q32[1].CLK
rset => i41.OUTPUTSELECT
rset => i42.OUTPUTSELECT
rset => i43.OUTPUTSELECT
rset => i44.OUTPUTSELECT
rset => i45.OUTPUTSELECT
rset => i46.OUTPUTSELECT
hcnt[0] => i~5.IN10
hcnt[0] => i~7.IN11
hcnt[0] => i~19.IN11
hcnt[0] => i~21.IN10
hcnt[0] => i~22.IN20
hcnt[0] => i~23.IN20
hcnt[0] => i~24.IN20
hcnt[0] => i~27.IN20
hcnt[0] => i~28.IN20
hcnt[0] => i~31.IN20
hcnt[0] => i~32.IN20
hcnt[0] => i~34.IN10