hanshu.map.rpt

用FPGA做的DDS函数信号发生器

;    |lpm_divide3:inst22|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide3:inst22                                                                                                                                        ;
;       |lpm_divide:lpm_divide_component|    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide3:inst22|lpm_divide:lpm_divide_component                                                                                                        ;
;          |lpm_divide_kbj:auto_generated|   ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide3:inst22|lpm_divide:lpm_divide_component|lpm_divide_kbj:auto_generated                                                                          ;
;             |sign_div_unsign_lhg:divider|  ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide3:inst22|lpm_divide:lpm_divide_component|lpm_divide_kbj:auto_generated|sign_div_unsign_lhg:divider                                              ;
;                |alt_u_div_1td:divider|     ; 12 (4)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide3:inst22|lpm_divide:lpm_divide_component|lpm_divide_kbj:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_1td:divider                        ;
;                   |add_sub_9m8:add_sub_3|  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide3:inst22|lpm_divide:lpm_divide_component|lpm_divide_kbj:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_1td:divider|add_sub_9m8:add_sub_3  ;
;                   |add_sub_am8:add_sub_4|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide3:inst22|lpm_divide:lpm_divide_component|lpm_divide_kbj:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_1td:divider|add_sub_am8:add_sub_4  ;
;                   |add_sub_am8:add_sub_5|  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide3:inst22|lpm_divide:lpm_divide_component|lpm_divide_kbj:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_1td:divider|add_sub_am8:add_sub_5  ;
;                   |add_sub_am8:add_sub_6|  ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide3:inst22|lpm_divide:lpm_divide_component|lpm_divide_kbj:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_1td:divider|add_sub_am8:add_sub_6  ;
;    |lpm_divide4:inst29|                    ; 75 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide4:inst29                                                                                                                                        ;
;       |lpm_divide:lpm_divide_component|    ; 75 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide4:inst29|lpm_divide:lpm_divide_component                                                                                                        ;
;          |lpm_divide_fej:auto_generated|   ; 75 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide4:inst29|lpm_divide:lpm_divide_component|lpm_divide_fej:auto_generated                                                                          ;
;             |sign_div_unsign_gkg:divider|  ; 75 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide4:inst29|lpm_divide:lpm_divide_component|lpm_divide_fej:auto_generated|sign_div_unsign_gkg:divider                                              ;
;                |alt_u_div_n2e:divider|     ; 75 (31)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide4:inst29|lpm_divide:lpm_divide_component|lpm_divide_fej:auto_generated|sign_div_unsign_gkg:divider|alt_u_div_n2e:divider                        ;
;                   |add_sub_mn8:add_sub_9|  ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide4:inst29|lpm_divide:lpm_divide_component|lpm_divide_fej:auto_generated|sign_div_unsign_gkg:divider|alt_u_div_n2e:divider|add_sub_mn8:add_sub_9  ;
;                   |add_sub_nn8:add_sub_10| ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide4:inst29|lpm_divide:lpm_divide_component|lpm_divide_fej:auto_generated|sign_div_unsign_gkg:divider|alt_u_div_n2e:divider|add_sub_nn8:add_sub_10 ;
;                   |add_sub_nn8:add_sub_11| ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide4:inst29|lpm_divide:lpm_divide_component|lpm_divide_fej:auto_generated|sign_div_unsign_gkg:divider|alt_u_div_n2e:divider|add_sub_nn8:add_sub_11 ;
;                   |add_sub_nn8:add_sub_12| ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide4:inst29|lpm_divide:lpm_divide_component|lpm_divide_fej:auto_generated|sign_div_unsign_gkg:divider|alt_u_div_n2e:divider|add_sub_nn8:add_sub_12 ;
;                   |add_sub_nn8:add_sub_13| ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide4:inst29|lpm_divide:lpm_divide_component|lpm_divide_fej:auto_generated|sign_div_unsign_gkg:divider|alt_u_div_n2e:divider|add_sub_nn8:add_sub_13 ;
;    |lpm_divide5:inst15|                    ; 43 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide5:inst15                                                                                                                                        ;
;       |lpm_divide:lpm_divide_component|    ; 43 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide5:inst15|lpm_divide:lpm_divide_component                                                                                                        ;
;          |lpm_divide_1dj:auto_generated|   ; 43 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide5:inst15|lpm_divide:lpm_divide_component|lpm_divide_1dj:auto_generated                                                                          ;
;             |sign_div_unsign_2jg:divider|  ; 43 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide5:inst15|lpm_divide:lpm_divide_component|lpm_divide_1dj:auto_generated|sign_div_unsign_2jg:divider                                              ;
;                |alt_u_div_rvd:divider|     ; 43 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide5:inst15|lpm_divide:lpm_divide_component|lpm_divide_1dj:auto_generated|sign_div_unsign_2jg:divider|alt_u_div_rvd:divider                        ;
;                   |add_sub_cm8:add_sub_6|  ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide5:inst15|lpm_divide:lpm_divide_component|lpm_divide_1dj:auto_generated|sign_div_unsign_2jg:divider|alt_u_div_rvd:divider|add_sub_cm8:add_sub_6  ;
;                   |add_sub_dm8:add_sub_7|  ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide5:inst15|lpm_divide:lpm_divide_component|lpm_divide_1dj:auto_generated|sign_div_unsign_2jg:divider|alt_u_div_rvd:divider|add_sub_dm8:add_sub_7  ;
;                   |add_sub_dm8:add_sub_8|  ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide5:inst15|lpm_divide:lpm_divide_component|lpm_divide_1dj:auto_generated|sign_div_unsign_2jg:divider|alt_u_div_rvd:divider|add_sub_dm8:add_sub_8  ;
;                   |add_sub_dm8:add_sub_9|  ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide5:inst15|lpm_divide:lpm_divide_component|lpm_divide_1dj:auto_generated|sign_div_unsign_2jg:divider|alt_u_div_rvd:divider|add_sub_dm8:add_sub_9  ;
;    |lpm_mult0:inst6|                       ; 24 (0)            ; 0 (0)        ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; |hanshu|lpm_mult0:inst6                                                                                                                                           ;
;       |lpm_mult:lpm_mult_component|        ; 24 (0)            ; 0 (0)        ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; |hanshu|lpm_mult0:inst6|lpm_mult:lpm_mult_component                                                                                                               ;
;          |mult_o0r:auto_generated|         ; 24 (0)            ; 0 (0)        ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; |hanshu|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_o0r:auto_generated                                                                                       ;
;             |add_sub_37h:add_sub5|         ; 24 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_o0r:auto_generated|add_sub_37h:add_sub5                                                                  ;
;    |sM:inst5|                              ; 0 (0)             ; 0 (0)        ; 2560        ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|sM:inst5                                                                                                                                                  ;
;       |altsyncram:altsyncram_component|    ; 0 (0)             ; 0 (0)        ; 2560        ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|sM:inst5|altsyncram:altsyncram_component                                                                                                                  ;
;          |altsyncram_pov:auto_generated|   ; 0 (0)             ; 0 (0)        ; 2560        ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|sM:inst5|altsyncram:altsyncram_component|altsyncram_pov:auto_generated                                                                                    ;
;    |shuchu2:inst17|                        ; 24 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|shuchu2:inst17                                                                                                                                            ;
+--------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                             ;
+-----------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------+---------+
; Name                                                                              ; Type ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF     ;
+-----------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------+---------+
; sM:inst5|altsyncram:altsyncram_component|altsyncram_pov:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; 256          ; 10           ; --           ; --           ; 2560 ; sin.mif ;
+-----------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 2           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+---------------------------------------------------+
; User-Specified and Inferred Latches               ;
+-----------------------------------------------+---+
; Latch Name                                    ;   ;
+-----------------------------------------------+---+
; last:inst1|x[19]                              ;   ;
; last:inst1|x[18]                              ;   ;
; Number of user-specified and inferred latches ; 2 ;
+-----------------------------------------------+---+
Note: All latches listed above may not be present at the end of synth