fp.tdf

一个关于VHDL的cpld开发实验程序

subdesign fp
(inclk:input;
outputf:output;)
variable
fp[24..0]:dff;
f        :dff;
begin
fp[].clk=inclk;f.clk=inclk;
if fp[]==24999999 then
   fp[]=0;
   f=!f;
else
   fp[]=fp[]+1;
   f=f;
end if;
outputf=f;
end;