说明.txt

一个关于VHDL的cpld开发实验程序

此为实验四 分频电路与12归1电路设计例程：
1、twelveto1为12归1 AHDL 电路参考程序。
2、twelveto1v为12归1 VHDL电路参考程序。
   其中时钟输入inclk\finclk为芯片P183脚（50M），显示输出outputa0--outputa6分别对应芯片p168、p167、p166、p164、p163、p162、p161脚,outputbo--outputb6分别对应p177、p176、p175、p174、p173、p172、p170脚。其数码管为12归1显示（数码管显示01-12）。