˵

一个关于VHDL的cpld开发实验程序

此为实验2 译码与寄存器电路设计与仿真例程：
1、logic_7448为BCD译码器电路。
   其中A、B、C、D输入分别对应P112、P111、P104、P103（按键输入）芯片管脚，OA、OB、OC、OD、OE、OF、OG输出分别对应P161、P162、P163、P164、P166、P167、P168（LED显示）芯片管脚。输入经BCD译码后0-9输出LED显示。
2、logic_74164为串入并出移位寄存器电路。
   其中输入A、B分别对应P103、P104（按键输入）芯片管脚，QA、QB、QC、QD、QE、QF、QG、QH分别对应P111、P112、P113、P114、P115、P116、P119、P120芯片管脚。按74164的逻辑关系下载后可观察到当P103置高、P104脚脉冲输入时，P111-P120脚对应的灯移位输出。其时钟由p78可调时钟输入。（最好软件仿真）