second.v

用VHDL语言描述的工程实例频率计（在quartus 7.2中使用）

module second(sec_out);
	output	sec_out;
	reg 	sec_out;
	
	initial #10 sec_out = 0;	
	always @(sec_out)
		#10 sec_out <= ~sec_out;
endmodule